Importe total (1 artículo artículos):
Destino del pedido:
formal semantics proof techniques de umamageswaran kothanda (27 resultados)
Ir a los resultados principales
Filtros de búsqueda
Tipo de artículo
- Todos los tipos de productos
- Libros (27)
- Revistas y publicaciones (No hay ningún otro resultado que coincida con este filtro.)
- Cómics (No hay ningún otro resultado que coincida con este filtro.)
- Partituras (No hay ningún otro resultado que coincida con este filtro.)
- Arte, grabados y pósters (No hay ningún otro resultado que coincida con este filtro.)
- Fotografías (No hay ningún otro resultado que coincida con este filtro.)
- Mapas (No hay ningún otro resultado que coincida con este filtro.)
- Manuscritos y coleccionismo de papel (No hay ningún otro resultado que coincida con este filtro.)
Condición Más información
- Nuevo (21)
- Como nuevo, Excelente o Muy bueno (5)
- Bueno o Aceptable (1)
- Regular o Pobre (No hay ningún otro resultado que coincida con este filtro.)
- Tal como se indica (No hay ningún otro resultado que coincida con este filtro.)
Encuadernación
Más atributos
- Primera edición (No hay ningún otro resultado que coincida con este filtro.)
- Firmado (No hay ningún otro resultado que coincida con este filtro.)
- Sobrecubierta (No hay ningún otro resultado que coincida con este filtro.)
- Con imágenes (11)
- No impresión bajo demanda (22)
Idioma (1)
Precio
- Cualquier precio
- Menos de EUR 20 (No hay ningún otro resultado que coincida con este filtro.)
- EUR 20 a EUR 45
- Más de EUR 45
Gastos de envío gratis
Ubicación del vendedor
Valoración de los vendedores
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Librería: Books Puddle, New York, NY, Estados Unidos de America
Calificación del vendedor: 4 de 5 estrellas
EUR 35,27
EUR 3,44 gastos de envío en Estados Unidos de AmericaCantidad disponible: 4 disponibles
Añadir al carritoCondición: New. pp. 184.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Librería: Majestic Books, Hounslow, Reino Unido
Calificación del vendedor: 4 de 5 estrellas
EUR 34,55
EUR 7,40 gastos de envío desde Reino Unido a Estados Unidos de AmericaCantidad disponible: 4 disponibles
Añadir al carritoCondición: New. pp. 184 52:B&W 6.14 x 9.21in or 234 x 156mm (Royal 8vo) Case Laminate on White w/Gloss Lam.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Librería: Biblios, Frankfurt am main, HESSE, Alemania
Calificación del vendedor: 4 de 5 estrellas
EUR 35,70
EUR 9,95 gastos de envío desde Alemania a Estados Unidos de AmericaCantidad disponible: 4 disponibles
Añadir al carritoCondición: New. pp. 184.
-
Formal Semantics And Proof Techniques For Optimizing Vhdl Models (Hb)
Librería: Romtrade Corp., STERLING HEIGHTS, MI, Estados Unidos de America
Calificación del vendedor: 5 de 5 estrellas
EUR 48,39
Gratis gastos de envío en Estados Unidos de AmericaCantidad disponible: 5 disponibles
Añadir al carritoCondición: New. This is a Brand-new US Edition. This Item may be shipped from US or any other country as we have multiple locations worldwide.
-
Formal Semantics And Proof Techniques For Optimizing Vhdl Models (Hb)
Librería: SMASS Sellers, IRVING, TX, Estados Unidos de America
Calificación del vendedor: 5 de 5 estrellas
EUR 50,53
Gratis gastos de envío en Estados Unidos de AmericaCantidad disponible: 5 disponibles
Añadir al carritoCondición: New. Brand New Original US Edition. Customer service! Satisfaction Guaranteed.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Librería: ALLBOOKS1, Direk, SA, Australia
Calificación del vendedor: 5 de 5 estrellas
EUR 54,25
Gratis gastos de envío desde Australia a Estados Unidos de AmericaCantidad disponible: 5 disponibles
Añadir al carritoBrand new book. Fast ship. Please provide full street address as we are not able to ship to P O box address.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Librería: Anybook.com, Lincoln, Reino Unido
Calificación del vendedor: 5 de 5 estrellas
EUR 41,74
EUR 14,73 gastos de envío desde Reino Unido a Estados Unidos de AmericaCantidad disponible: 1 disponibles
Añadir al carritoCondición: Good. This is an ex-library book and may have the usual library/used-book markings inside.This book has hardback covers. In good all round condition. No dust jacket. Please note the Image in this listing is a stock photo and may not match the covers of the actual item,550grams, ISBN:9780792383758.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Publicado por Kluwer Academic Publishers, 1998
ISBN 10: 0792383753 ISBN 13: 9780792383758
Idioma: Inglés
Librería: New Book Sale, London, Reino Unido
Calificación del vendedor: 5 de 5 estrellas
EUR 41,02
EUR 56,90 gastos de envío desde Reino Unido a Estados Unidos de AmericaCantidad disponible: 2 disponibles
Añadir al carritoHardcover. Condición: Like New. ( Cover Damaged )(No Marking / No Highlights / No Stamps / Unread / Maybe has a Usual Shelfwear) , Usually Dispatched within 1-2 Business Days , Buy with confidence , excellent customer service.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Librería: Lucky's Textbooks, Dallas, TX, Estados Unidos de America
Calificación del vendedor: 5 de 5 estrellas
EUR 102,99
EUR 3,44 gastos de envío en Estados Unidos de AmericaCantidad disponible: Más de 20 disponibles
Añadir al carritoCondición: New.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Librería: Ria Christie Collections, Uxbridge, Reino Unido
Calificación del vendedor: 5 de 5 estrellas
EUR 110,53
EUR 13,63 gastos de envío desde Reino Unido a Estados Unidos de AmericaCantidad disponible: Más de 20 disponibles
Añadir al carritoCondición: New. In.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Librería: Ria Christie Collections, Uxbridge, Reino Unido
Calificación del vendedor: 5 de 5 estrellas
EUR 110,53
EUR 13,63 gastos de envío desde Reino Unido a Estados Unidos de AmericaCantidad disponible: Más de 20 disponibles
Añadir al carritoCondición: New. In.
-
Formal Semantics and Proof Techniques for Optimizing Vhdl Models
Librería: GreatBookPrices, Columbia, MD, Estados Unidos de America
Calificación del vendedor: 5 de 5 estrellas
EUR 125,53
EUR 2,27 gastos de envío en Estados Unidos de AmericaCantidad disponible: Más de 20 disponibles
Añadir al carritoCondición: New.
-
Formal Semantics and Proof Techniques for Optimizing Vhdl Models
Librería: GreatBookPricesUK, Woodford Green, Reino Unido
Calificación del vendedor: 5 de 5 estrellas
EUR 110,52
EUR 17,07 gastos de envío desde Reino Unido a Estados Unidos de AmericaCantidad disponible: Más de 20 disponibles
Añadir al carritoCondición: New.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Librería: Books Puddle, New York, NY, Estados Unidos de America
Calificación del vendedor: 4 de 5 estrellas
EUR 139,57
EUR 3,44 gastos de envío en Estados Unidos de AmericaCantidad disponible: 4 disponibles
Añadir al carritoCondición: New. pp. 184.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Librería: Ammareal, Morangis, Francia
Calificación del vendedor: 5 de 5 estrellas
EUR 121,99
EUR 20,50 gastos de envío desde Francia a Estados Unidos de AmericaCantidad disponible: 1 disponibles
Añadir al carritoHardcover. Condición: Très bon. Ancien livre de bibliothèque avec équipements. Edition 1999. Ammareal reverse jusqu'à 15% du prix net de cet article à des organisations caritatives. ENGLISH DESCRIPTION Book Condition: Used, Very good. Former library book. Edition 1999. Ammareal gives back up to 15% of this item's net price to charity organizations.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Librería: preigu, Osnabrück, Alemania
Calificación del vendedor: 5 de 5 estrellas
EUR 96,40
EUR 70,00 gastos de envío desde Alemania a Estados Unidos de AmericaCantidad disponible: 5 disponibles
Añadir al carritoTaschenbuch. Condición: Neu. Formal Semantics and Proof Techniques for Optimizing VHDL Models | Kothanda Umamageswaran (u. a.) | Taschenbuch | xxi | Englisch | 2012 | Springer | EAN 9781461373315 | Verantwortliche Person für die EU: Springer Verlag GmbH, Tiergartenstr. 17, 69121 Heidelberg, juergen[dot]hartmann[at]springer[dot]com | Anbieter: preigu.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Publicado por Springer US, Springer New York Nov 1998, 1998
ISBN 10: 0792383753 ISBN 13: 9780792383758
Idioma: Inglés
Librería: buchversandmimpf2000, Emtmannsberg, BAYE, Alemania
Calificación del vendedor: 5 de 5 estrellas
EUR 106,99
EUR 60,00 gastos de envío desde Alemania a Estados Unidos de AmericaCantidad disponible: 2 disponibles
Añadir al carritoBuch. Condición: Neu. Neuware -Formal Semantics and Proof Techniques for Optimizing VHDL Models presents a formal model of VHDL that clearly specifies both the static and dynamic semantics of VHDL. It provides a mathematical framework for representing VHDL constructs and shows how those constructs can be formally manipulated to reason about VHDL. The dynamic semantics is presented as a description of what the simulation of VHDL means. In particular it specifies what values the signals of a VHDL description will take if the description were to be executed. An advantage of the approach is that the semantic model can be used to validate different simulation algorithms. The book also presents an embedding of the dynamic semantics in a proof checker which is then used to prove equivalences of classes of VHDL descriptions.Formal Semantics and Proof Techniques for Optimizing VHDL Models is written for hardware designers who are interested in the formal semantics of VHDL.Springer Verlag GmbH, Tiergartenstr. 17, 69121 Heidelberg 184 pp. Englisch.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Librería: AHA-BUCH GmbH, Einbeck, Alemania
Calificación del vendedor: 5 de 5 estrellas
EUR 111,35
EUR 61,45 gastos de envío desde Alemania a Estados Unidos de AmericaCantidad disponible: 1 disponibles
Añadir al carritoTaschenbuch. Condición: Neu. Druck auf Anfrage Neuware - Printed after ordering - Formal Semantics and Proof Techniques for Optimizing VHDL Models presents a formal model of VHDL that clearly specifies both the static and dynamic semantics of VHDL. It provides a mathematical framework for representing VHDL constructs and shows how those constructs can be formally manipulated to reason about VHDL. The dynamic semantics is presented as a description of what the simulation of VHDL means. In particular it specifies what values the signals of a VHDL description will take if the description were to be executed. An advantage of the approach is that the semantic model can be used to validate different simulation algorithms. The book also presents an embedding of the dynamic semantics in a proof checker which is then used to prove equivalences of classes of VHDL descriptions. Formal Semantics and Proof Techniques for Optimizing VHDL Models is written for hardware designers who are interested in the formal semantics of VHDL.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Publicado por Springer US, Springer New York, 1998
ISBN 10: 0792383753 ISBN 13: 9780792383758
Idioma: Inglés
Librería: AHA-BUCH GmbH, Einbeck, Alemania
Calificación del vendedor: 5 de 5 estrellas
EUR 112,77
EUR 62,24 gastos de envío desde Alemania a Estados Unidos de AmericaCantidad disponible: 1 disponibles
Añadir al carritoBuch. Condición: Neu. Druck auf Anfrage Neuware - Printed after ordering - Formal Semantics and Proof Techniques for Optimizing VHDL Models presents a formal model of VHDL that clearly specifies both the static and dynamic semantics of VHDL. It provides a mathematical framework for representing VHDL constructs and shows how those constructs can be formally manipulated to reason about VHDL. The dynamic semantics is presented as a description of what the simulation of VHDL means. In particular it specifies what values the signals of a VHDL description will take if the description were to be executed. An advantage of the approach is that the semantic model can be used to validate different simulation algorithms. The book also presents an embedding of the dynamic semantics in a proof checker which is then used to prove equivalences of classes of VHDL descriptions. Formal Semantics and Proof Techniques for Optimizing VHDL Models is written for hardware designers who are interested in the formal semantics of VHDL.
-
Formal Semantics and Proof Techniques for Optimizing Vhdl Models
Librería: GreatBookPricesUK, Woodford Green, Reino Unido
Calificación del vendedor: 5 de 5 estrellas
EUR 180,50
EUR 17,07 gastos de envío desde Reino Unido a Estados Unidos de AmericaCantidad disponible: Más de 20 disponibles
Añadir al carritoCondición: As New. Unread book in perfect condition.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Librería: Mispah books, Redhill, SURRE, Reino Unido
Calificación del vendedor: 4 de 5 estrellas
EUR 171,13
EUR 28,45 gastos de envío desde Reino Unido a Estados Unidos de AmericaCantidad disponible: 1 disponibles
Añadir al carritoHardcover. Condición: Like New. Like New. Ships from Multiple Locations. book.
-
Formal Semantics and Proof Techniques for Optimizing Vhdl Models
Librería: GreatBookPrices, Columbia, MD, Estados Unidos de America
Calificación del vendedor: 5 de 5 estrellas
EUR 203,73
EUR 2,27 gastos de envío en Estados Unidos de AmericaCantidad disponible: Más de 20 disponibles
Añadir al carritoCondición: As New. Unread book in perfect condition.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Librería: BuchWeltWeit Ludwig Meier e.K., Bergisch Gladbach, Alemania
Calificación del vendedor: 5 de 5 estrellas
EUR 106,99
EUR 23,00 gastos de envío desde Alemania a Estados Unidos de AmericaCantidad disponible: 2 disponibles
Añadir al carritoTaschenbuch. Condición: Neu. This item is printed on demand - it takes 3-4 days longer - Neuware -Written expressly for hardware designers, this book presents a formal model of VHDL clearly specifying both the static and dynamic semantics of VHDL. It provides a mathematical framework for representing VHDL constructs and shows how those constructs can be formally manipulated to reason about VHDL. 184 pp. Englisch.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Librería: BuchWeltWeit Ludwig Meier e.K., Bergisch Gladbach, Alemania
Calificación del vendedor: 5 de 5 estrellas
EUR 106,99
EUR 23,00 gastos de envío desde Alemania a Estados Unidos de AmericaCantidad disponible: 2 disponibles
Añadir al carritoBuch. Condición: Neu. This item is printed on demand - it takes 3-4 days longer - Neuware -Written expressly for hardware designers, this book presents a formal model of VHDL clearly specifying both the static and dynamic semantics of VHDL. It provides a mathematical framework for representing VHDL constructs and shows how those constructs can be formally manipulated to reason about VHDL. 184 pp. Englisch.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Librería: Majestic Books, Hounslow, Reino Unido
Calificación del vendedor: 4 de 5 estrellas
EUR 149,10
EUR 7,40 gastos de envío desde Reino Unido a Estados Unidos de AmericaCantidad disponible: 4 disponibles
Añadir al carritoCondición: New. Print on Demand pp. 184 49:B&W 6.14 x 9.21 in or 234 x 156 mm (Royal 8vo) Perfect Bound on White w/Gloss Lam.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Librería: Biblios, Frankfurt am main, HESSE, Alemania
Calificación del vendedor: 4 de 5 estrellas
EUR 150,07
EUR 9,95 gastos de envío desde Alemania a Estados Unidos de AmericaCantidad disponible: 4 disponibles
Añadir al carritoCondición: New. PRINT ON DEMAND pp. 184.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Publicado por Springer US, Springer New York Okt 2012, 2012
ISBN 10: 146137331X ISBN 13: 9781461373315
Idioma: Inglés
Librería: buchversandmimpf2000, Emtmannsberg, BAYE, Alemania
Calificación del vendedor: 5 de 5 estrellas
EUR 106,99
EUR 60,00 gastos de envío desde Alemania a Estados Unidos de AmericaCantidad disponible: 1 disponibles
Añadir al carritoTaschenbuch. Condición: Neu. This item is printed on demand - Print on Demand Titel. Neuware -Formal Semantics and Proof Techniques for Optimizing VHDL Models presents a formal model of VHDL that clearly specifies both the static and dynamic semantics of VHDL. It provides a mathematical framework for representing VHDL constructs and shows how those constructs can be formally manipulated to reason about VHDL. The dynamic semantics is presented as a description of what the simulation of VHDL means. In particular it specifies what values the signals of a VHDL description will take if the description were to be executed. An advantage of the approach is that the semantic model can be used to validate different simulation algorithms. The book also presents an embedding of the dynamic semantics in a proof checker which is then used to prove equivalences of classes of VHDL descriptions.Formal Semantics and Proof Techniques for Optimizing VHDL Models is written for hardware designers who are interested in the formal semantics of VHDL.Springer Verlag GmbH, Tiergartenstr. 17, 69121 Heidelberg 184 pp. Englisch.
