Formal Semantics and Proof Techniques for Optimizing VHDL Models
Umamageswaran Kothanda Wilsey Philip A. Pandey Sheetanshu L.
Vendido por Majestic Books, Hounslow, Reino Unido
Vendedor de AbeBooks desde 19 de enero de 2007
Nuevos - Encuadernación de tapa dura
Condición: Nuevo
Cantidad disponible: 4 disponibles
Añadir al carrito