Formal Semantics and Proof Techniques for Optimizing VHDL Models
Umamageswaran, Kothanda; Pandey, Sheetanshu L.; Wilsey, Philip A.
Vendido por Lucky's Textbooks, Dallas, TX, Estados Unidos de America
Vendedor de AbeBooks desde 22 de julio de 2022
Nuevos - Encuadernación de tapa blanda
Condición: Nuevo
Cantidad disponible: Más de 20 disponibles
Añadir al carrito