Formal Semantics and Proof Techniques for Optimizing VHDL Models
Umamageswaran Kothanda Wilsey Philip A. Pandey Sheetanshu L.
Vendido por Biblios, Frankfurt am main, HESSE, Alemania
Vendedor de AbeBooks desde 10 de septiembre de 2024
Nuevos - Encuadernación de tapa dura
Condición: Nuevo
Cantidad disponible: 4 disponibles
Añadir al carrito