Formal Semantics and Proof Techniques for Optimizing VHDL Models
Kothanda Umamageswaran, Sheetanshu L. Pandey et Philip A. Wilsey
Vendido por Ammareal, Morangis, Francia
Vendedor de AbeBooks desde 29 de agosto de 2016
Usado - Encuadernación de tapa dura
Condición: Très bon
Cantidad disponible: 1 disponibles
Añadir al carrito