Importe total (1 artículo artículos):
Destino del pedido:
9780792383758 - Formal Semantics and Proof Techniques for Optimizing VHDL Models de Umamageswaran, Kothanda; Wilsey, Philip A.; Pandey, Sheetanshu L. (22 resultados)
Ir a los resultados principales
Filtros de búsqueda
Tipo de artículo
- Todos los tipos de productos
- Libros (22)
- Revistas y publicaciones (No hay ningún otro resultado que coincida con este filtro.)
- Cómics (No hay ningún otro resultado que coincida con este filtro.)
- Partituras (No hay ningún otro resultado que coincida con este filtro.)
- Arte, grabados y pósters (No hay ningún otro resultado que coincida con este filtro.)
- Fotografías (No hay ningún otro resultado que coincida con este filtro.)
- Mapas (No hay ningún otro resultado que coincida con este filtro.)
- Manuscritos y coleccionismo de papel (No hay ningún otro resultado que coincida con este filtro.)
Condición Más información
- Nuevo (17)
- Como nuevo, Excelente o Muy bueno (4)
- Bueno o Aceptable (1)
- Regular o Pobre (No hay ningún otro resultado que coincida con este filtro.)
- Tal como se indica (No hay ningún otro resultado que coincida con este filtro.)
Encuadernación
Más atributos
- Primera edición (No hay ningún otro resultado que coincida con este filtro.)
- Firmado (No hay ningún otro resultado que coincida con este filtro.)
- Sobrecubierta (No hay ningún otro resultado que coincida con este filtro.)
- Con imágenes (4)
- No impresión bajo demanda (19)
Idioma (1)
Gastos de envío gratis
Ubicación del vendedor
Valoración de los vendedores
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Librería: Ammareal, Morangis, Francia
Calificación del vendedor: 5 de 5 estrellas
OportunidadEUR 14,39
Envío por EUR 16,50
Se envía de Francia a Estados Unidos de AmericaCantidad disponible: 1 disponibles
Añadir al carritoHardcover. Condición: Très bon. Ancien livre de bibliothèque avec équipements. Edition 1999. Ammareal reverse jusqu'à 15% du prix net de cet article à des organisations caritatives. ENGLISH DESCRIPTION Book Condition: Used, Very good. Former library book. Edition 1999. Ammareal gives back up to 15% of this item's net price to charity organizations.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Librería: Books Puddle, New York, NY, Estados Unidos de America
Calificación del vendedor: 4 de 5 estrellas
EUR 36,71
Envío por EUR 3,43
Se envía dentro de Estados Unidos de AmericaCantidad disponible: 4 disponibles
Añadir al carritoCondición: New. pp. 184.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Librería: Majestic Books, Hounslow, Reino Unido
Calificación del vendedor: 4 de 5 estrellas
EUR 32,75
Envío por EUR 7,51
Se envía de Reino Unido a Estados Unidos de AmericaCantidad disponible: 4 disponibles
Añadir al carritoCondición: New. pp. 184 52:B&W 6.14 x 9.21in or 234 x 156mm (Royal 8vo) Case Laminate on White w/Gloss Lam.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Librería: Biblios, Frankfurt am main, HESSE, Alemania
Calificación del vendedor: 4 de 5 estrellas
EUR 33,19
Envío por EUR 9,95
Se envía de Alemania a Estados Unidos de AmericaCantidad disponible: 4 disponibles
Añadir al carritoCondición: New. pp. 184.
-
Formal Semantics And Proof Techniques For Optimizing Vhdl Models (Hb)
Librería: Romtrade Corp., STERLING HEIGHTS, MI, Estados Unidos de America
Calificación del vendedor: 5 de 5 estrellas
EUR 47,96
Gastos de envío gratis
Se envía dentro de Estados Unidos de AmericaCantidad disponible: 5 disponibles
Añadir al carritoCondición: New. This is a Brand-new US Edition. This Item may be shipped from US or any other country as we have multiple locations worldwide.
-
Formal Semantics And Proof Techniques For Optimizing Vhdl Models (Hb)
Librería: Basi6 International, Irving, TX, Estados Unidos de America
Calificación del vendedor: 5 de 5 estrellas
EUR 47,96
Gastos de envío gratis
Se envía dentro de Estados Unidos de AmericaCantidad disponible: 5 disponibles
Añadir al carritoCondición: Brand New. New. US edition. Expediting shipping for all USA and Europe orders excluding PO Box. Excellent Customer Service.
-
Formal Semantics And Proof Techniques For Optimizing Vhdl Models (Hb)
Librería: SMASS Sellers, IRVING, TX, Estados Unidos de America
Calificación del vendedor: 4 de 5 estrellas
EUR 51,13
Gastos de envío gratis
Se envía dentro de Estados Unidos de AmericaCantidad disponible: 5 disponibles
Añadir al carritoCondición: New. Brand New Original US Edition. Customer service! Satisfaction Guaranteed.
-
Formal Semantics And Proof Techniques For Optimizing Vhdl Models (Hb)
Librería: SMASS Sellers, IRVING, TX, Estados Unidos de America
Calificación del vendedor: 4 de 5 estrellas
EUR 51,69
Gastos de envío gratis
Se envía dentro de Estados Unidos de AmericaCantidad disponible: 5 disponibles
Añadir al carritoCondición: New. Brand New Original US Edition. Customer service! Satisfaction Guaranteed.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Librería: Anybook.com, Lincoln, Reino Unido
Calificación del vendedor: 5 de 5 estrellas
EUR 42,36
Envío por EUR 15,71
Se envía de Reino Unido a Estados Unidos de AmericaCantidad disponible: 1 disponibles
Añadir al carritoCondición: Good. This is an ex-library book and may have the usual library/used-book markings inside.This book has hardback covers. In good all round condition. No dust jacket. Please note the Image in this listing is a stock photo and may not match the covers of the actual item,550grams, ISBN:9780792383758.
-
Edición internacionalFORMAL SEMANTICS AND PROOF TECHNIQUES FOR OPTIMIZING VHDL MODELS (HB)
Librería: UK BOOKS STORE, London, LONDO, Reino Unido
Calificación del vendedor: 5 de 5 estrellas
EUR 63,13
Envío por EUR 6,92
Se envía de Reino Unido a Estados Unidos de AmericaCantidad disponible: 11 disponibles
Añadir al carritoCondición: New. Brand New ! Fast Delivery "International Edition " and ship within 24-48 hours. Deliver by FedEx and Dhl, & Aramex, UPS, & USPS and we do accept APO and PO BOX Addresses. Order can be delivered worldwide within 4-6 Working days .and we do have flat rate for up to 2LB. Extra shipping charges will be requested This Item May be shipped from India, United states & United Kingdom. Depending on your location and availability.
-
Formal Semantics and Proof Techniques for Optimizing Vhdl Models
Librería: GreatBookPrices, Columbia, MD, Estados Unidos de America
Calificación del vendedor: 5 de 5 estrellas
EUR 127,06
Envío por EUR 2,27
Se envía dentro de Estados Unidos de AmericaCantidad disponible: Más de 20 disponibles
Añadir al carritoCondición: As New. Unread book in perfect condition.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Librería: Ria Christie Collections, Uxbridge, Reino Unido
Calificación del vendedor: 5 de 5 estrellas
EUR 115,24
Envío por EUR 13,83
Se envía de Reino Unido a Estados Unidos de AmericaCantidad disponible: Más de 20 disponibles
Añadir al carritoCondición: New. In.
-
Formal Semantics and Proof Techniques for Optimizing Vhdl Models
Librería: GreatBookPricesUK, Woodford Green, Reino Unido
Calificación del vendedor: 5 de 5 estrellas
EUR 115,23
Envío por EUR 17,32
Se envía de Reino Unido a Estados Unidos de AmericaCantidad disponible: Más de 20 disponibles
Añadir al carritoCondición: New.
-
Formal Semantics and Proof Techniques for Optimizing Vhdl Models
Librería: GreatBookPrices, Columbia, MD, Estados Unidos de America
Calificación del vendedor: 5 de 5 estrellas
EUR 131,39
Envío por EUR 2,27
Se envía dentro de Estados Unidos de AmericaCantidad disponible: Más de 20 disponibles
Añadir al carritoCondición: New.
-
Formal Semantics and Proof Techniques for Optimizing Vhdl Models
Librería: GreatBookPricesUK, Woodford Green, Reino Unido
Calificación del vendedor: 5 de 5 estrellas
EUR 128,34
Envío por EUR 17,32
Se envía de Reino Unido a Estados Unidos de AmericaCantidad disponible: Más de 20 disponibles
Añadir al carritoCondición: As New. Unread book in perfect condition.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Idioma: Inglés
Publicado por Kluwer Academic Publishers, 1998
ISBN 10: 0792383753 ISBN 13: 9780792383758
Librería: Kennys Bookshop and Art Galleries Ltd., Galway, GY, Irlanda
Calificación del vendedor: 5 de 5 estrellas
EUR 132,84
Envío por EUR 10,50
Se envía de Irlanda a Estados Unidos de AmericaCantidad disponible: 15 disponibles
Añadir al carritoCondición: New. Written expressly for hardware designers, this book presents a formal model of VHDL clearly specifying both the static and dynamic semantics of VHDL. It provides a mathematical framework for representing VHDL constructs and shows how those constructs can be formally manipulated to reason about VHDL. Num Pages: 158 pages, biography. BIC Classification: UMX; UYD. Category: (P) Professional & Vocational; (UP) Postgraduate, Research & Scholarly; (UU) Undergraduate. Dimension: 234 x 156 x 12. Weight in Grams: 438. . 1998. Hardback. . . . .
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Idioma: Inglés
Publicado por Kluwer Academic Publishers, 1998
ISBN 10: 0792383753 ISBN 13: 9780792383758
Librería: Kennys Bookstore, Olney, MD, Estados Unidos de America
Calificación del vendedor: 5 de 5 estrellas
EUR 165,13
Envío por EUR 9,04
Se envía dentro de Estados Unidos de AmericaCantidad disponible: 15 disponibles
Añadir al carritoCondición: New. Written expressly for hardware designers, this book presents a formal model of VHDL clearly specifying both the static and dynamic semantics of VHDL. It provides a mathematical framework for representing VHDL constructs and shows how those constructs can be formally manipulated to reason about VHDL. Num Pages: 158 pages, biography. BIC Classification: UMX; UYD. Category: (P) Professional & Vocational; (UP) Postgraduate, Research & Scholarly; (UU) Undergraduate. Dimension: 234 x 156 x 12. Weight in Grams: 438. . 1998. Hardback. . . . . Books ship from the US and Ireland.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Idioma: Inglés
Publicado por Springer US, Springer New York, 1998
ISBN 10: 0792383753 ISBN 13: 9780792383758
Librería: AHA-BUCH GmbH, Einbeck, Alemania
Calificación del vendedor: 5 de 5 estrellas
EUR 112,77
Envío por EUR 62,24
Se envía de Alemania a Estados Unidos de AmericaCantidad disponible: 1 disponibles
Añadir al carritoBuch. Condición: Neu. Druck auf Anfrage Neuware - Printed after ordering - Formal Semantics and Proof Techniques for Optimizing VHDL Models presents a formal model of VHDL that clearly specifies both the static and dynamic semantics of VHDL. It provides a mathematical framework for representing VHDL constructs and shows how those constructs can be formally manipulated to reason about VHDL. The dynamic semantics is presented as a description of what the simulation of VHDL means. In particular it specifies what values the signals of a VHDL description will take if the description were to be executed. An advantage of the approach is that the semantic model can be used to validate different simulation algorithms. The book also presents an embedding of the dynamic semantics in a proof checker which is then used to prove equivalences of classes of VHDL descriptions. Formal Semantics and Proof Techniques for Optimizing VHDL Models is written for hardware designers who are interested in the formal semantics of VHDL.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Librería: Mispah books, Redhill, SURRE, Reino Unido
Calificación del vendedor: 4 de 5 estrellas
EUR 173,66
Envío por EUR 28,87
Se envía de Reino Unido a Estados Unidos de AmericaCantidad disponible: 1 disponibles
Añadir al carritoHardcover. Condición: Like New. LIKE NEW. SHIPS FROM MULTIPLE LOCATIONS. book.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Librería: BuchWeltWeit Ludwig Meier e.K., Bergisch Gladbach, Alemania
Calificación del vendedor: 5 de 5 estrellas
EUR 106,99
Envío por EUR 23,00
Se envía de Alemania a Estados Unidos de AmericaCantidad disponible: 2 disponibles
Añadir al carritoBuch. Condición: Neu. This item is printed on demand - it takes 3-4 days longer - Neuware -Written expressly for hardware designers, this book presents a formal model of VHDL clearly specifying both the static and dynamic semantics of VHDL. It provides a mathematical framework for representing VHDL constructs and shows how those constructs can be formally manipulated to reason about VHDL. 184 pp. Englisch.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Librería: preigu, Osnabrück, Alemania
Calificación del vendedor: 5 de 5 estrellas
EUR 95,70
Envío por EUR 70,00
Se envía de Alemania a Estados Unidos de AmericaCantidad disponible: 5 disponibles
Añadir al carritoBuch. Condición: Neu. Formal Semantics and Proof Techniques for Optimizing VHDL Models | Kothanda Umamageswaran (u. a.) | Buch | Einband - fest (Hardcover) | Englisch | 1998 | Springer US | EAN 9780792383758 | Verantwortliche Person für die EU: Springer Netherlands, Haberstr. 7, 69126 Heidelberg, buchhandel-buch[at]springer[dot]com | Anbieter: preigu Print on Demand.
-
Formal Semantics and Proof Techniques for Optimizing VHDL Models
Idioma: Inglés
Publicado por Springer US, Springer New York Nov 1998, 1998
ISBN 10: 0792383753 ISBN 13: 9780792383758
Librería: buchversandmimpf2000, Emtmannsberg, BAYE, Alemania
Calificación del vendedor: 5 de 5 estrellas
EUR 106,99
Envío por EUR 60,00
Se envía de Alemania a Estados Unidos de AmericaCantidad disponible: 1 disponibles
Añadir al carritoBuch. Condición: Neu. This item is printed on demand - Print on Demand Titel. Neuware -Formal Semantics and Proof Techniques for Optimizing VHDL Models presents a formal model of VHDL that clearly specifies both the static and dynamic semantics of VHDL. It provides a mathematical framework for representing VHDL constructs and shows how those constructs can be formally manipulated to reason about VHDL. The dynamic semantics is presented as a description of what the simulation of VHDL means. In particular it specifies what values the signals of a VHDL description will take if the description were to be executed. An advantage of the approach is that the semantic model can be used to validate different simulation algorithms. The book also presents an embedding of the dynamic semantics in a proof checker which is then used to prove equivalences of classes of VHDL descriptions.Formal Semantics and Proof Techniques for Optimizing VHDL Models is written for hardware designers who are interested in the formal semantics of VHDL.Springer Verlag GmbH, Tiergartenstr. 17, 69121 Heidelberg 184 pp. Englisch.
