Isbn: 9786209220456 - dual-core-risc-prozessor mit konfigurierbarer hardware unter verwendung von verilog (11 resultados)

Condición: New.

PAP. Condición: New. New Book. Shipped from UK. Established seller since 2000.

PAP. Condición: New. New Book. Shipped from UK. Established seller since 2000.

Condición: New.

Taschenbuch. Condición: Neu. Dual-Core-RISC-Prozessor mit konfigurierbarer Hardware unter Verwendung von VERILOG | Nishant Kumar (u. a.) | Taschenbuch | 72 S. | Deutsch | 2025 | Verlag Unser Wissen | EAN 9786209220456 | Verantwortliche Person für die EU: SIA OmniScriptum Publishing, Brivibas Gatve 197, 1039 RIGA, LETTLAND, customerservice[at]vdm-vsg[dot]de | Anbieter: preigu.…

Taschenbuch. Condición: Neu. This item is printed on demand - it takes 3-4 days longer - Neuware 72 pp. Deutsch.

Condición: New. Print on Demand.

Condición: New. PRINT ON DEMAND.

Paperback. Condición: new. Paperback. Dieses Buch schlaegt den Entwurf und die Architektur eines dynamisch skalierbaren Dual-Core-Pipeline-Prozessors vor. Die Methodik des Entwurfs besteht in der Kernfusion zweier Prozessoren, wobei zwei unabhaengige Kerne dynamisch zu einer groesseren Verarbeitungseinheit umgewandelt werden koennen oder als separate Verarbeitungselemente verwendet werden koennen, um eine hohe sequentielle Leistung und eine hohe parallele Leistung zu erzielen. Der Prozessor bietet zwei Ausfuehrungsmodi. Modus 1 ist der Multiprogrammierungsmodus fuer die Ausfuehrung von Befehlsstroemen mit geringerer Datenbreite, d. h. jeder Kern kann einzeln 16-Bit-Operationen ausfuehren. In diesem Modus wird die Leistung durch die parallele Ausfuehrung von Befehlen in beiden Kernen auf Kosten der Flaeche verbessert. In Modus 2 sind beide Prozessorkerne gekoppelt und verhalten sich wie eine einzige Verarbeitungseinheit mit hoher Datenbreite, d. h. sie koennen 32-Bit-Operationen ausfuehren. Um diesen Modus zu realisieren, ist eine zusaetzliche Kommunikation zwischen den Kernen erforderlich. Der Modus kann dynamisch umgeschaltet werden, sodass dieser Prozessor mit einem einzigen Design mehrere Funktionen bieten kann. Das Design und die Verifizierung des Prozessors wurden erfolgreich mit Verilog auf der Xilinx 14.1-Plattform durchgefuehrt. Der Prozessor wurde sowohl in der Simulation als auch in der Synthese mit Hilfe von Testprogrammen verifiziert. This item is printed on demand. Shipping may be from our UK warehouse or from our Australian or US warehouses, depending on stock availability.…

Taschenbuch. Condición: Neu. nach der Bestellung gedruckt Neuware - Printed after ordering - Dieses Buch schlägt den Entwurf und die Architektur eines dynamisch skalierbaren Dual-Core-Pipeline-Prozessors vor. Die Methodik des Entwurfs besteht in der Kernfusion zweier Prozessoren, wobei zwei unabhängige Kerne dynamisch zu einer größeren Verarbeitungseinheit umgewandelt werden können oder als separate Verarbeitungselemente verwendet werden können, um eine hohe sequentielle Leistung und eine hohe parallele Leistung zu erzielen. Der Prozessor bietet zwei Ausführungsmodi. Modus 1 ist der Multiprogrammierungsmodus für die Ausführung von Befehlsströmen mit geringerer Datenbreite, d. h. jeder Kern kann einzeln 16-Bit-Operationen ausführen. In diesem Modus wird die Leistung durch die parallele Ausführung von Befehlen in beiden Kernen auf Kosten der Fläche verbessert. In Modus 2 sind beide Prozessorkerne gekoppelt und verhalten sich wie eine einzige Verarbeitungseinheit mit hoher Datenbreite, d. h. sie können 32-Bit-Operationen ausführen. Um diesen Modus zu realisieren, ist eine zusätzliche Kommunikation zwischen den Kernen erforderlich. Der Modus kann dynamisch umgeschaltet werden, sodass dieser Prozessor mit einem einzigen Design mehrere Funktionen bieten kann. Das Design und die Verifizierung des Prozessors wurden erfolgreich mit Verilog auf der Xilinx 14.1-Plattform durchgeführt. Der Prozessor wurde sowohl in der Simulation als auch in der Synthese mit Hilfe von Testprogrammen verifiziert.…

Taschenbuch. Condición: Neu. This item is printed on demand - Print on Demand Titel. Neuware -Dieses Buch schlägt den Entwurf und die Architektur eines dynamisch skalierbaren Dual-Core-Pipeline-Prozessors vor. Die Methodik des Entwurfs besteht in der Kernfusion zweier Prozessoren, wobei zwei unabhängige Kerne dynamisch zu einer größeren Verarbeitungseinheit umgewandelt werden können oder als separate Verarbeitungselemente verwendet werden können, um eine hohe sequentielle Leistung und eine hohe parallele Leistung zu erzielen. Der Prozessor bietet zwei Ausführungsmodi. Modus 1 ist der Multiprogrammierungsmodus für die Ausführung von Befehlsströmen mit geringerer Datenbreite, d. h. jeder Kern kann einzeln 16-Bit-Operationen ausführen. In diesem Modus wird die Leistung durch die parallele Ausführung von Befehlen in beiden Kernen auf Kosten der Fläche verbessert. In Modus 2 sind beide Prozessorkerne gekoppelt und verhalten sich wie eine einzige Verarbeitungseinheit mit hoher Datenbreite, d. h. sie können 32-Bit-Operationen ausführen. Um diesen Modus zu realisieren, ist eine zusätzliche Kommunikation zwischen den Kernen erforderlich. Der Modus kann dynamisch umgeschaltet werden, sodass dieser Prozessor mit einem einzigen Design mehrere Funktionen bieten kann. Das Design und die Verifizierung des Prozessors wurden erfolgreich mit Verilog auf der Xilinx 14.1-Plattform durchgeführt. Der Prozessor wurde sowohl in der Simulation als auch in der Synthese mit Hilfe von Testprogrammen verifiziert.VDM Verlag, Dudweiler Landstraße 99, 66123 Saarbrücken 72 pp. Deutsch.…