Importe total (1 artículo artículos):
Destino del pedido:
hierarchical modeling vlsi circuit de bhattacharya debashis (25 resultados)
Ir a los resultados principales
Filtros de búsqueda
Tipo de artículo
- Todos los tipos de productos
- Libros (25)
- Revistas y publicaciones (No hay ningún otro resultado que coincida con este filtro.)
- Cómics (No hay ningún otro resultado que coincida con este filtro.)
- Partituras (No hay ningún otro resultado que coincida con este filtro.)
- Arte, grabados y pósters (No hay ningún otro resultado que coincida con este filtro.)
- Fotografías (No hay ningún otro resultado que coincida con este filtro.)
- Mapas (No hay ningún otro resultado que coincida con este filtro.)
- Manuscritos y coleccionismo de papel (No hay ningún otro resultado que coincida con este filtro.)
Condición Más información
- Nuevo (21)
- Como nuevo, Excelente o Muy bueno (3)
- Bueno o Aceptable (No hay ningún otro resultado que coincida con este filtro.)
- Regular o Pobre (No hay ningún otro resultado que coincida con este filtro.)
- Tal como se indica (1)
Encuadernación
Más atributos
- Primera edición (No hay ningún otro resultado que coincida con este filtro.)
- Firmado (No hay ningún otro resultado que coincida con este filtro.)
- Sobrecubierta (No hay ningún otro resultado que coincida con este filtro.)
- Con imágenes (10)
- No impresión bajo demanda (18)
Idioma (2)
Gastos de envío gratis
- Envío gratis a Estados Unidos de America (No hay ningún otro resultado que coincida con este filtro.)
Ubicación del vendedor
Valoración de los vendedores
-
Hierarchical Modeling for VLSI Circuit Testing (The Springer International Series in Engineering and Computer Science, 89)
Librería: BOOKWEST, Phoenix, AZ, Estados Unidos de America
Calificación del vendedor: 4 de 5 estrellas
EUR 77,10
EUR 4,29 gastos de envío en Estados Unidos de AmericaCantidad disponible: 1 disponibles
Añadir al carritoHardcover. Condición: New. US SELLER SHIPS FAST FROM USA.
-
Hierarchical Modeling for VLSI Circuit Testing (The Springer International Series in Engineering and Computer Science)
Librería: Lucky's Textbooks, Dallas, TX, Estados Unidos de America
Calificación del vendedor: 5 de 5 estrellas
EUR 102,87
EUR 3,43 gastos de envío en Estados Unidos de AmericaCantidad disponible: Más de 20 disponibles
Añadir al carritoCondición: New.
-
Hierarchical Modeling for Vlsi Circuit Testing
Librería: GreatBookPrices, Columbia, MD, Estados Unidos de America
Calificación del vendedor: 5 de 5 estrellas
EUR 104,39
EUR 2,27 gastos de envío en Estados Unidos de AmericaCantidad disponible: 15 disponibles
Añadir al carritoCondición: New.
-
Hierarchical Modeling for VLSI Circuit Testing (The Springer International Series in Engineering and Computer Science, 89)
Librería: Lucky's Textbooks, Dallas, TX, Estados Unidos de America
Calificación del vendedor: 5 de 5 estrellas
EUR 103,20
EUR 3,43 gastos de envío en Estados Unidos de AmericaCantidad disponible: Más de 20 disponibles
Añadir al carritoCondición: New.
-
Hierarchical Modeling for Vlsi Circuit Testing
Librería: GreatBookPricesUK, Woodford Green, Reino Unido
Calificación del vendedor: 5 de 5 estrellas
EUR 106,18
EUR 17,01 gastos de envío desde Reino Unido a Estados Unidos de AmericaCantidad disponible: Más de 20 disponibles
Añadir al carritoCondición: New.
-
Hierarchical Modeling for VLSI Circuit Testing (The Springer International Series in Engineering and Computer Science)
Librería: Ria Christie Collections, Uxbridge, Reino Unido
Calificación del vendedor: 5 de 5 estrellas
EUR 109,93
EUR 13,58 gastos de envío desde Reino Unido a Estados Unidos de AmericaCantidad disponible: Más de 20 disponibles
Añadir al carritoCondición: New. In.
-
Hierarchical Modeling for Vlsi Circuit Testing
Librería: GreatBookPrices, Columbia, MD, Estados Unidos de America
Calificación del vendedor: 5 de 5 estrellas
EUR 123,40
EUR 2,27 gastos de envío en Estados Unidos de AmericaCantidad disponible: 15 disponibles
Añadir al carritoCondición: As New. Unread book in perfect condition.
-
Hierarchical Modeling for VLSI Circuit Testing (The Springer International Series in Engineering and Computer Science, 89)
Librería: Ria Christie Collections, Uxbridge, Reino Unido
Calificación del vendedor: 5 de 5 estrellas
EUR 114,01
EUR 13,58 gastos de envío desde Reino Unido a Estados Unidos de AmericaCantidad disponible: Más de 20 disponibles
Añadir al carritoCondición: New. In.
-
Hierarchical Modeling for VLSI Circuit Testing
Librería: Books Puddle, New York, NY, Estados Unidos de America
Calificación del vendedor: 4 de 5 estrellas
EUR 139,32
EUR 3,43 gastos de envío en Estados Unidos de AmericaCantidad disponible: 4 disponibles
Añadir al carritoCondición: New. pp. 176.
-
Hierarchical Modeling for VLSI Circuit Testing
Librería: Books Puddle, New York, NY, Estados Unidos de America
Calificación del vendedor: 4 de 5 estrellas
EUR 139,67
EUR 3,43 gastos de envío en Estados Unidos de AmericaCantidad disponible: 4 disponibles
Añadir al carritoCondición: New. pp. 176.
-
Hierarchical Modeling for Vlsi Circuit Testing
Librería: GreatBookPricesUK, Woodford Green, Reino Unido
Calificación del vendedor: 5 de 5 estrellas
EUR 125,91
EUR 17,01 gastos de envío desde Reino Unido a Estados Unidos de AmericaCantidad disponible: Más de 20 disponibles
Añadir al carritoCondición: As New. Unread book in perfect condition.
-
Hierarchical Modeling for VLSI Circuit Testing
Publicado por Kluwer Academic Publishers, 1989
ISBN 10: 079239058X ISBN 13: 9780792390589
Idioma: Inglés
Librería: Kennys Bookshop and Art Galleries Ltd., Galway, GY, Irlanda
Calificación del vendedor: 5 de 5 estrellas
EUR 132,39
EUR 10,50 gastos de envío desde Irlanda a Estados Unidos de AmericaCantidad disponible: 15 disponibles
Añadir al carritoCondición: New. Series: The Springer International Series in Engineering and Computer Science. Num Pages: 160 pages, biography. BIC Classification: T; UY. Category: (P) Professional & Vocational; (UP) Postgraduate, Research & Scholarly. Dimension: 234 x 156 x 11. Weight in Grams: 940. . 1989. Hardback. . . . .
-
Hierarchical Modeling for VLSI Circuit Testing
Librería: moluna, Greven, Alemania
Calificación del vendedor: 4 de 5 estrellas
EUR 115,37
EUR 48,99 gastos de envío desde Alemania a Estados Unidos de AmericaCantidad disponible: Más de 20 disponibles
Añadir al carritoGebunden. Condición: New. Test generation is one of the most difficult tasks facing the designer of complex VLSI-based digital systems. Much of this difficulty is attributable to the almost universal use in testing of low, gate-level circuit and fault models that predate integrated .
-
Hierarchical Modeling for VLSI Circuit Testing
Librería: preigu, Osnabrück, Alemania
Calificación del vendedor: 5 de 5 estrellas
EUR 95,80
EUR 70,00 gastos de envío desde Alemania a Estados Unidos de AmericaCantidad disponible: 5 disponibles
Añadir al carritoTaschenbuch. Condición: Neu. Hierarchical Modeling for VLSI Circuit Testing | Debashis Bhattacharya (u. a.) | Taschenbuch | xii | Englisch | 2011 | Springer | EAN 9781461288190 | Verantwortliche Person für die EU: Springer Verlag GmbH, Tiergartenstr. 17, 69121 Heidelberg, juergen[dot]hartmann[at]springer[dot]com | Anbieter: preigu.
-
Hierarchical Modeling for VLSI Circuit Testing
Publicado por Kluwer Academic Publishers, 1989
ISBN 10: 079239058X ISBN 13: 9780792390589
Idioma: Inglés
Librería: Kennys Bookstore, Olney, MD, Estados Unidos de America
Calificación del vendedor: 5 de 5 estrellas
EUR 166,08
EUR 9,04 gastos de envío en Estados Unidos de AmericaCantidad disponible: 15 disponibles
Añadir al carritoCondición: New. Series: The Springer International Series in Engineering and Computer Science. Num Pages: 160 pages, biography. BIC Classification: T; UY. Category: (P) Professional & Vocational; (UP) Postgraduate, Research & Scholarly. Dimension: 234 x 156 x 11. Weight in Grams: 940. . 1989. Hardback. . . . . Books ship from the US and Ireland.
-
Hierarchical Modeling for VLSI Circuit Testing (The Springer International Series in Engineering and Computer Science (89))
Librería: Mispah books, Redhill, SURRE, Reino Unido
Calificación del vendedor: 4 de 5 estrellas
EUR 160,00
EUR 28,35 gastos de envío desde Reino Unido a Estados Unidos de AmericaCantidad disponible: 1 disponibles
Añadir al carritoPaperback. Condición: Like New. Like New. book.
-
Hierarchical Modeling for VLSI Circuit Testing
Librería: AHA-BUCH GmbH, Einbeck, Alemania
Calificación del vendedor: 5 de 5 estrellas
EUR 158,88
EUR 62,13 gastos de envío desde Alemania a Estados Unidos de AmericaCantidad disponible: 2 disponibles
Añadir al carritoBuch. Condición: Neu. Neuware - Test generation is one of the most difficult tasks facing the designer of complex VLSI-based digital systems. Much of this difficulty is attributable to the almost universal use in testing of low, gate-level circuit and fault models that predate integrated circuit technology. It is long been recognized that the testing prob lem can be alleviated by the use of higher-level methods in which multigate modules or cells are the primitive components in test generation; however, the development of such methods has proceeded very slowly. To be acceptable, high-level approaches should be applicable to most types of digital circuits, and should provide fault coverage comparable to that of traditional, low-level methods. The fault coverage problem has, perhaps, been the most intractable, due to continued reliance in the testing industry on the single stuck-line (SSL) fault model, which is tightly bound to the gate level of abstraction. This monograph presents a novel approach to solving the foregoing problem. It is based on the systematic use of multibit vectors rather than single bits to represent logic signals, including fault signals. A circuit is viewed as a collection of high-level components such as adders, multiplexers, and registers, interconnected by n-bit buses. To match this high-level circuit model, we introduce a high-level bus fault that, in effect, replaces a large number of SSL faults and allows them to be tested in parallel. However, by reducing the bus size from n to one, we can obtain the traditional gate-level circuit and models.
-
Hierarchical Modeling for VLSI Circuit Testing
Librería: Celler Versandantiquariat, Eicklingen, Alemania
Miembro de asociación: GIAQ
Calificación del vendedor: 5 de 5 estrellas
EUR 16,00
EUR 38,00 gastos de envío desde Alemania a Estados Unidos de AmericaCantidad disponible: 1 disponibles
Añadir al carritoKluwer, Boston, 1990. X, 159 pages with some graphics, hard cover----former library book in good condition- 460 Gramm.
-
Hierarchical Modeling for VLSI Circuit Testing
Publicado por Springer, Springer Sep 2011, 2011
ISBN 10: 1461288193 ISBN 13: 9781461288190
Idioma: Inglés
Librería: BuchWeltWeit Ludwig Meier e.K., Bergisch Gladbach, Alemania
Calificación del vendedor: 5 de 5 estrellas
EUR 106,99
EUR 23,00 gastos de envío desde Alemania a Estados Unidos de AmericaCantidad disponible: 2 disponibles
Añadir al carritoTaschenbuch. Condición: Neu. This item is printed on demand - it takes 3-4 days longer - Neuware -Test generation is one of the most difficult tasks facing the designer of complex VLSI-based digital systems. Much of this difficulty is attributable to the almost universal use in testing of low, gate-level circuit and fault models that predate integrated circuit technology. It is long been recognized that the testing prob lem can be alleviated by the use of higher-level methods in which multigate modules or cells are the primitive components in test generation; however, the development of such methods has proceeded very slowly. To be acceptable, high-level approaches should be applicable to most types of digital circuits, and should provide fault coverage comparable to that of traditional, low-level methods. The fault coverage problem has, perhaps, been the most intractable, due to continued reliance in the testing industry on the single stuck-line (SSL) fault model, which is tightly bound to the gate level of abstraction. This monograph presents a novel approach to solving the foregoing problem. It is based on the systematic use of multibit vectors rather than single bits to represent logic signals, including fault signals. A circuit is viewed as a collection of high-level components such as adders, multiplexers, and registers, interconnected by n-bit buses. To match this high-level circuit model, we introduce a high-level bus fault that, in effect, replaces a large number of SSL faults and allows them to be tested in parallel. However, by reducing the bus size from n to one, we can obtain the traditional gate-level circuit and models. 176 pp. Englisch.
-
Hierarchical Modeling for VLSI Circuit Testing
Librería: moluna, Greven, Alemania
Calificación del vendedor: 4 de 5 estrellas
EUR 92,27
EUR 48,99 gastos de envío desde Alemania a Estados Unidos de AmericaCantidad disponible: Más de 20 disponibles
Añadir al carritoCondición: New. Dieser Artikel ist ein Print on Demand Artikel und wird nach Ihrer Bestellung fuer Sie gedruckt. Test generation is one of the most difficult tasks facing the designer of complex VLSI-based digital systems. Much of this difficulty is attributable to the almost universal use in testing of low, gate-level circuit and fault models that predate integrated .
-
Hierarchical Modeling for VLSI Circuit Testing
Librería: Majestic Books, Hounslow, Reino Unido
Calificación del vendedor: 4 de 5 estrellas
EUR 149,29
EUR 7,37 gastos de envío desde Reino Unido a Estados Unidos de AmericaCantidad disponible: 4 disponibles
Añadir al carritoCondición: New. Print on Demand pp. 176 52:B&W 6.14 x 9.21in or 234 x 156mm (Royal 8vo) Case Laminate on White w/Gloss Lam.
-
Hierarchical Modeling for VLSI Circuit Testing
Librería: Majestic Books, Hounslow, Reino Unido
Calificación del vendedor: 4 de 5 estrellas
EUR 149,41
EUR 7,37 gastos de envío desde Reino Unido a Estados Unidos de AmericaCantidad disponible: 4 disponibles
Añadir al carritoCondición: New. Print on Demand pp. 176 49:B&W 6.14 x 9.21 in or 234 x 156 mm (Royal 8vo) Perfect Bound on White w/Gloss Lam.
-
Hierarchical Modeling for VLSI Circuit Testing
Librería: THE SAINT BOOKSTORE, Southport, Reino Unido
Calificación del vendedor: 5 de 5 estrellas
EUR 135,00
EUR 23,19 gastos de envío desde Reino Unido a Estados Unidos de AmericaCantidad disponible: Más de 20 disponibles
Añadir al carritoHardback. Condición: New. This item is printed on demand. New copy - Usually dispatched within 5-9 working days 970.
-
Hierarchical Modeling for VLSI Circuit Testing
Librería: Biblios, Frankfurt am main, HESSE, Alemania
Calificación del vendedor: 4 de 5 estrellas
EUR 150,51
EUR 9,95 gastos de envío desde Alemania a Estados Unidos de AmericaCantidad disponible: 4 disponibles
Añadir al carritoCondición: New. PRINT ON DEMAND pp. 176.
-
Hierarchical Modeling for VLSI Circuit Testing
Librería: Biblios, Frankfurt am main, HESSE, Alemania
Calificación del vendedor: 4 de 5 estrellas
EUR 150,67
EUR 9,95 gastos de envío desde Alemania a Estados Unidos de AmericaCantidad disponible: 4 disponibles
Añadir al carritoCondición: New. PRINT ON DEMAND pp. 176.
