Hierarchical Modeling for VLSI Circuit Testing

Idioma: inglés

Editorial: Springer US, 1989

079239058X / 9780792390589

Librería: moluna, Greven, Alemaniamoluna

Vendedor de 5 estrellas

Vendedor de IberLibro desde 9 de julio de 2020

Tapa dura

Condición: Nuevo

EUR 93,00

Envío por EUR 48,99 
Se envía de Alemania a Estados Unidos de America

Cantidad disponible: Más de 20 disponibles

Añadir al carrito
Devoluciones gratuitas de 30 días

Descripción del artículo del vendedor

Dieser Artikel ist ein Print on Demand Artikel und wird nach Ihrer Bestellung fuer Sie gedruckt. Test generation is one of the most difficult tasks facing the designer of complex VLSI-based digital systems. Much of this difficulty is attributable to the almost universal use in testing of low, gate-level circuit and fault models that predate integrated .

N° de ref. del artículo 458443287

Título
Hierarchical Modeling for VLSI Circuit Testing
Autor
Debashis Bhattacharya|John P. Hayes
Editorial
Springer US
Año de publicación
1989
Estado
New
Encuadernación
Gebunden
Idioma
inglés
ISBN 10
079239058X
ISBN 13
9780792390589

moluna

Greven, Alemania

Vendedor de 5 estrellas

Vendedor de IberLibro desde 9 de julio de 2020

Tarifas de envío de Alemania a Estados Unidos de America

ArtículoDe 16 a 45 días hábilesDe 16 a 45 días hábiles
Primer artículoEUR 48,99EUR 48,99
Los plazos de entrega los establecen los vendedores y varían según el transportista y la ubicación. Los pedidos que pasan por la aduana pueden sufrir retrasos y los compradores son responsables de los aranceles o tarifas asociadas. Los vendedores pueden ponerse en contacto con usted en relación con cargos adicionales para cubrir cualquier aumento en los costes de envío de los artículos.

Métodos de pago

  • Visa
  • Mastercard
  • American Express
  • Carte Bleue
  • Apple Pay
  • Google Pay
  • Cheque
  • Giro bancario
  • PayPal

Descripción de la tienda

Online Handel nur mit Neubüchern

Información empresarial del vendedor

Moluna GmbH

Engberdingdamm 27
Greven, Alemania 48268