High-Level Verification: Methods and Tools for Verification of System-Level Designs

Idioma: inglés

Editorial: SPRINGER NATURE Mai 2011, 2011

1441993584 / 9781441993588

Librería: BuchWeltWeit Ludwig Meier e.K., Bergisch Gladbach, AlemaniaBuchWeltWeit Ludwig Meier e.K.

Vendedor de 5 estrellas

Vendedor de IberLibro desde 11 de enero de 2012

Tapa dura

Condición: Nuevo

EUR 106,99

Envío por EUR 23,00 
Se envía de Alemania a Estados Unidos de America

Cantidad disponible: 2 disponibles

Añadir al carrito
Devoluciones gratuitas de 30 días

Descripción del artículo del vendedor

This item is printed on demand - it takes 3-4 days longer - Neuware -Given the growing size and heterogeneity of Systems on Chip (SOC), the design process from initial specification to chip fabrication has become increasingly complex. This growing complexity provides incentive for designers to use high-level languages such as C, SystemC, and SystemVerilog for system-level design. While a major goal of these high-level languages is to enable verification at a higher level of abstraction, allowing early exploration of system-level designs, the focus so far for validation purposes has been on traditional testing techniques such as random testing and scenario-based testing. This book focuses on high-level verification, presenting a design methodology that relies upon advances in synthesis techniques as well as on incremental refinement of the design process. These refinements can be done manually or through elaboration tools. This book discusses verification of specific properties in designs written using high-level languages, as well as checking that the refined implementations are equivalent to their high-level specifications. The novelty of each of these techniques is that they use a combination of formal techniques to do scalable verification of system designs completely automatically. The verification techniques presented in this book include methods for verifying properties of high-level designs and methods for verifying that the translation from high-level design to a low-level Register Transfer Language (RTL) design preserves semantics. Used together, these techniques guarantee that properties verified in the high-level design are preserved through the translation to low-level RTL. 167 pp. Englisch.…

N° de ref. del artículo 9781441993588

Título
High-Level Verification: Methods and Tools for Verification of System-Level Designs
Autor
Sudipta Kundu
Editorial
SPRINGER NATURE Mai 2011
Año de publicación
2011
Estado
Neu
Encuadernación
Buch
Idioma
inglés
ISBN 10
1441993584
ISBN 13
9781441993588
Peso del artículo
419 gramos
Dimensiones
245x164x18 mm

BuchWeltWeit Ludwig Meier e.K.

Bergisch Gladbach, Alemania

Vendedor de 5 estrellas

Vendedor de IberLibro desde 11 de enero de 2012

Tarifas de envío de Alemania a Estados Unidos de America

ArtículoDe 5 a 15 días hábilesDe 5 a 15 días hábiles
Primer artículoEUR 23,00EUR 23,00
Los plazos de entrega los establecen los vendedores y varían según el transportista y la ubicación. Los pedidos que pasan por la aduana pueden sufrir retrasos y los compradores son responsables de los aranceles o tarifas asociadas. Los vendedores pueden ponerse en contacto con usted en relación con cargos adicionales para cubrir cualquier aumento en los costes de envío de los artículos.

Métodos de pago

  • Visa
  • Mastercard
  • American Express
  • Carte Bleue
  • Apple Pay
  • Google Pay
  • Cheque
  • Giro bancario
  • PayPal

Información empresarial del vendedor

BuchWeltWeit Ludwig Meier e.K.

Alemania