progettazione digitale sdram verilog de kumar abhishek (4 resultados)

Taschenbuch. Condición: Neu. Neuware -Progettare una memoria dinamica ad accesso casuale sincrono (SDRAM) da 8 MB x 16 x 4-BAnk (512 MB) utilizzando il linguaggio di descrizione hardware Verilog, che può essere utilizzato in qualsiasi applicazione basata sulla memoria. Oggi i computer, così come altri sistemi elettronici che richiedono grandi quantità di memoria, utilizzano le DRAM come memoria di base . Grazie all'esclusiva struttura a celle di transistor delle DRAM, è possibile costruire reti di memoria estremamente dense in un singolo dispositivo che occupa un ingombro relativamente ridotto. Le DRAM convenzionali sono controllate in modo asincrono e richiedono che il progettista del sistema inserisca manualmente gli stati di standby per soddisfare le specifiche del dispositivo. I tempi di sincronizzazione dipendono dalla velocità della DRAM e sono indipendenti dalla velocità del bus di sistema. Queste limitazioni della sincronizzazione hanno portato allo sviluppo della SDRAM, che è in gran parte una DRAM veloce con un'interfaccia sincrona ad alta velocità. I segnali di ingresso/uscita e di controllo sono sincronizzati con un clock esterno, rendendo disponibili nuove opzioni per il progettista. I circuiti di interfaccia semplificati e il throughput dei dati ad alta larghezza di banda possono essere ottenuti con le SDRAM rispetto alle DRAM convenzionali.Books on Demand GmbH, Überseering 33, 22297 Hamburg 52 pp. Italienisch.

Taschenbuch. Condición: Neu. This item is printed on demand - it takes 3-4 days longer - Neuware -Progettare una memoria dinamica ad accesso casuale sincrono (SDRAM) da 8 MB x 16 x 4-BAnk (512 MB) utilizzando il linguaggio di descrizione hardware Verilog, che può essere utilizzato in qualsiasi applicazione basata sulla memoria. Oggi i computer, così come altri sistemi elettronici che richiedono grandi quantità di memoria, utilizzano le DRAM come memoria di base . Grazie all'esclusiva struttura a celle di transistor delle DRAM, è possibile costruire reti di memoria estremamente dense in un singolo dispositivo che occupa un ingombro relativamente ridotto. Le DRAM convenzionali sono controllate in modo asincrono e richiedono che il progettista del sistema inserisca manualmente gli stati di standby per soddisfare le specifiche del dispositivo. I tempi di sincronizzazione dipendono dalla velocità della DRAM e sono indipendenti dalla velocità del bus di sistema. Queste limitazioni della sincronizzazione hanno portato allo sviluppo della SDRAM, che è in gran parte una DRAM veloce con un'interfaccia sincrona ad alta velocità. I segnali di ingresso/uscita e di controllo sono sincronizzati con un clock esterno, rendendo disponibili nuove opzioni per il progettista. I circuiti di interfaccia semplificati e il throughput dei dati ad alta larghezza di banda possono essere ottenuti con le SDRAM rispetto alle DRAM convenzionali. 52 pp. Italienisch.

Condición: New. Dieser Artikel ist ein Print on Demand Artikel und wird nach Ihrer Bestellung fuer Sie gedruckt. Autor/Autorin: KUMAR ABHISHEKAbhishek Kumar e Ritesh Singh, Assistant Professor, Department of Electrical Engineering, Manipal University Jaipur, Jaipur, India. La loro area di ricerca comprende la progettazione, la modellazione e la simulazione di.

Taschenbuch. Condición: Neu. nach der Bestellung gedruckt Neuware - Printed after ordering - Progettare una memoria dinamica ad accesso casuale sincrono (SDRAM) da 8 MB x 16 x 4-BAnk (512 MB) utilizzando il linguaggio di descrizione hardware Verilog, che può essere utilizzato in qualsiasi applicazione basata sulla memoria. Oggi i computer, così come altri sistemi elettronici che richiedono grandi quantità di memoria, utilizzano le DRAM come memoria di base . Grazie all'esclusiva struttura a celle di transistor delle DRAM, è possibile costruire reti di memoria estremamente dense in un singolo dispositivo che occupa un ingombro relativamente ridotto. Le DRAM convenzionali sono controllate in modo asincrono e richiedono che il progettista del sistema inserisca manualmente gli stati di standby per soddisfare le specifiche del dispositivo. I tempi di sincronizzazione dipendono dalla velocità della DRAM e sono indipendenti dalla velocità del bus di sistema. Queste limitazioni della sincronizzazione hanno portato allo sviluppo della SDRAM, che è in gran parte una DRAM veloce con un'interfaccia sincrona ad alta velocità. I segnali di ingresso/uscita e di controllo sono sincronizzati con un clock esterno, rendendo disponibili nuove opzioni per il progettista. I circuiti di interfaccia semplificati e il throughput dei dati ad alta larghezza di banda possono essere ottenuti con le SDRAM rispetto alle DRAM convenzionali.