Test Vector Reordering Method for Low Power Testing | Test Vector Reordering Method for Minimizing Power Dissipation in VLSI Circuits using Functional Metrics

K. Paramasivam (u. a.)

ISBN 10: 3659180769 ISBN 13: 9783659180767
Editorial: LAP LAMBERT Academic Publishing, 2012
Idioma: Inglés
Condición: Nuevo Encuadernación de tapa blanda

Vendido por preigu, Osnabrück, Alemania

Vendedor de AbeBooks desde 5 de agosto de 2024

Calificación del vendedor: 5 de 5 estrellas Valoración 5 estrellas, Más información sobre las valoraciones de los vendedores

Ver los artículos de este vendedor


Nuevos - Encuadernación de tapa blanda

Condición: Nuevo

Precio:
EUR 43,30
Envío por EUR 70,00
Se envía de Alemania a Estados Unidos de America

Cantidad disponible: 5 disponibles

Añadir al carrito