Test Resource Partitioning for System-on-a-Chip

Idioma: inglés

Editorial: Springer US, Springer New York Nov 2012, 2012

1461354005 / 9781461354000

Serie: Libro 27 de 40 - Frontiers in Electronic Testing

  • Tapa blanda
  • Nuevo
Ver todos los detalles

Librería: BuchWeltWeit Ludwig Meier e.K., Bergisch Gladbach, AlemaniaBuchWeltWeit Ludwig Meier e.K.

Vendedor de 5 estrellas

Vendedor de AbeBooks desde 11 de enero de 2012

Ver los artículos de este vendedor
Tapa blanda

Condición: Nuevo

EUR 106,99

Envío por EUR 23,00 
Se envía de Alemania a Estados Unidos de America

Cantidad disponible: 2 disponibles

Añadir al carrito
Devoluciones gratuitas de 30 días

Descripción del artículo del vendedor

This item is printed on demand - it takes 3-4 days longer - Neuware -Test Resource Partitioning for System-on-a-Chip is about test resource partitioning and optimization techniques for plug-and-play system-on-a-chip (SOC) test automation. Plug-and-play refers to the paradigm in which core-to-core interfaces as well as core-to-SOC logic interfaces are standardized, such that cores can be easily plugged into 'virtual sockets' on the SOC design, and core tests can be plugged into the SOC during test without substantial effort on the part of the system integrator. The goal of the book is to position test resource partitioning in the context of SOC test automation, as well as to generate interest and motivate research on this important topic.SOC integrated circuits composed of embedded cores are now commonplace. Nevertheless, There remain several roadblocks to rapid and efficient system integration. Test development is seen as a major bottleneck in SOC design, and test challenges are a major contributor to the widening gap between design capability and manufacturing capacity. Testing SOCs is especially challenging in the absence of standardized test structures, test automation tools, and test protocols.Test Resource Partitioning for System-on-a-Chip responds to a pressing need for a structured methodology for SOC test automation. It presents new techniques for the partitioning and optimization of the three major SOC test resources: test hardware, testing time and test data volume.Test Resource Partitioning for System-on-a-Chip paves the way for a powerful integrated framework to automate the test flow for a large number of cores in an SOC in a plug-and-play fashion. The framework presented allows the system integrator to reduce test cost and meet short time-to-market requirements. 248 pp. Englisch.

N° de ref. del artículo 9781461354000

Título
Test Resource Partitioning for System-on-a-Chip
Autor
Anshuman Chandra
Editorial
Springer US, Springer New York Nov 2012
Año de publicación
2012
Estado
Neu
Encuadernación
Taschenbuch
Idioma
inglés
ISBN 10
1461354005
ISBN 13
9781461354000
Peso del artículo
382 gramos
Dimensiones
235x155x14 mm
Serie
Libro 27 de 40: Frontiers in Electronic Testing

BuchWeltWeit Ludwig Meier e.K.

Bergisch Gladbach, Alemania

Vendedor de 5 estrellas

Vendedor de AbeBooks desde 11 de enero de 2012

Tarifas de envío de Alemania a Estados Unidos de America

ArtículoDe 5 a 15 días hábilesDe 5 a 15 días hábiles
Primer artículoEUR 23,00EUR 23,00
Los plazos de entrega los establecen los vendedores y varían según el transportista y la ubicación. Los pedidos que pasan por la aduana pueden sufrir retrasos y los compradores son responsables de los aranceles o tarifas asociadas. Los vendedores pueden ponerse en contacto con usted en relación con cargos adicionales para cubrir cualquier aumento en los costes de envío de los artículos.

Métodos de pago

  • Visa
  • Mastercard
  • American Express
  • Carte Bleue
  • Apple Pay
  • Google Pay
  • Cheque
  • Giro bancario
  • PayPal

Información empresarial del vendedor

BuchWeltWeit Ludwig Meier e.K.

Alemania