SystemVerilog for Design Second Edition

Stuart Sutherland

18 valoraciones de Goodreads

Idioma: inglés

Editorial: Springer US Okt 2010, 2010

1441941258 / 9781441941251

  • Tapa blanda
  • Nuevo
Ver todos los detalles

Librería: BuchWeltWeit Ludwig Meier e.K., Bergisch Gladbach, AlemaniaBuchWeltWeit Ludwig Meier e.K.

Vendedor de 5 estrellas

Vendedor de AbeBooks desde 11 de enero de 2012

Ver los artículos de este vendedor
Tapa blanda

Condición: Nuevo

EUR 165,84

Envío por EUR 23,00 
Se envía de Alemania a Estados Unidos de America

Cantidad disponible: 2 disponibles

Añadir al carrito
Devoluciones gratuitas de 30 días

Descripción del artículo del vendedor

This item is printed on demand - it takes 3-4 days longer - Neuware -SystemVerilog is a rich set of extensions to the IEEE 1364-2001 Verilog Hardware Description Language (Verilog HDL). These extensions address two major aspects of HDL-based design. First, modeling very large designs with concise, accurate, and intuitive code. Second, writing high-level test programs to efficiently and effectively verify these large designs.The first edition of this book addressed the first aspect of the SystemVerilog extensions to Verilog. Important modeling features were presented, such as two-state data types, enumerated types, user-degined types, structures, unions, and interfaces. Emphasis was placed on the proper usage of these enhancements for simulation and synthesis.SystemVerilog for Design, Second Edition has been extensively revised on a chapter by chapter basis to include the many text and example updates needed to reflect changes that were made between the first edition of this book was written and the finalization of the new standard. It is important that the book reflect these syntax and semantic changes to the SystemVerilog language.In addition, the second edition features a new chapter that explanis the SystemVerilog 'packages', a new appendix that summarizes the synthesis guidelines presented throughout the book, and all of the code examples have been updated to the final syntax and rerun using the latest version of the Synopsys, Mentor, and Cadance tools. 448 pp. Englisch.

N° de ref. del artículo 9781441941251

Título
SystemVerilog for Design Second Edition
Autor
Stuart Sutherland
Editorial
Springer US Okt 2010
Año de publicación
2010
Estado
Neu
Encuadernación
Taschenbuch
Idioma
inglés
ISBN 10
1441941258
ISBN 13
9781441941251
Edición
2ª Edición
Peso del artículo
674 gramos
Dimensiones
235x155x25 mm

BuchWeltWeit Ludwig Meier e.K.

Bergisch Gladbach, Alemania

Vendedor de 5 estrellas

Vendedor de AbeBooks desde 11 de enero de 2012

Tarifas de envío de Alemania a Estados Unidos de America

ArtículoDe 5 a 15 días hábilesDe 5 a 15 días hábiles
Primer artículoEUR 23,00EUR 23,00
Los plazos de entrega los establecen los vendedores y varían según el transportista y la ubicación. Los pedidos que pasan por la aduana pueden sufrir retrasos y los compradores son responsables de los aranceles o tarifas asociadas. Los vendedores pueden ponerse en contacto con usted en relación con cargos adicionales para cubrir cualquier aumento en los costes de envío de los artículos.

Métodos de pago

  • Visa
  • Mastercard
  • American Express
  • Carte Bleue
  • Apple Pay
  • Google Pay
  • Cheque
  • Giro bancario
  • PayPal

Información empresarial del vendedor

BuchWeltWeit Ludwig Meier e.K.

Alemania