Rtl Modeling With Systemverilog for Simulation and Synthesis : Using Systemverilog for Asic and Fpga Design

Sutherland, Stuart

ISBN 10: 1546776346 ISBN 13: 9781546776345
Editorial: CreateSpace Independent Publishing Platform, 2017
Idioma: Inglés
Condición: Nuevo Encuadernación de tapa blanda

Vendido por GreatBookPricesUK, Woodford Green, Reino Unido

Vendedor de AbeBooks desde 28 de enero de 2020

Calificación del vendedor: 5 de 5 estrellas Valoración 5 estrellas, Más información sobre las valoraciones de los vendedores

Ver los artículos de este vendedor


Nuevos - Encuadernación de tapa blanda

Condición: Nuevo

Precio:
EUR 118,39
Envío por EUR 17,36
Se envía de Reino Unido a Estados Unidos de America

Cantidad disponible: Más de 20 disponibles

Añadir al carrito