Reduction of Test Time During Design for Testability

Idioma: inglés

Editorial: LAP LAMBERT Academic Publishing Dez 2021, 2021

6204731947 / 9786204731940

  • Tapa blanda
  • Nuevo
Ver todos los detalles

Librería: buchversandmimpf2000, Emtmannsberg, BAYE, Alemaniabuchversandmimpf2000

Vendedor de 5 estrellas

Vendedor de AbeBooks desde 23 de enero de 2017

Ver los artículos de este vendedor
Tapa blanda

Condición: Nuevo

EUR 43,90

Envío por EUR 60,00 
Se envía de Alemania a Estados Unidos de America

Cantidad disponible: 1 disponibles

Añadir al carrito
Devoluciones gratuitas de 30 días

Descripción del artículo del vendedor

This item is printed on demand - Print on Demand Titel. Neuware -As VLSI technology is continuously shrinking to lower technology nodes we need efficient technique for testing. Now, reliability and testability both are the important parameters in today's VLSI design. Reducing the testing time is major challenge in scan based DFT (or test) the sequence that, when applied to a digital circuit, it will enables automatic test equipment to distinguish between the correct circuit behavior and the faulty circuit behavior caused by defects. Now, ATE machines are very expensive machine i.e. (i) more number of test patterns will take more time to execute and that result in more cost. (ii) more data architecture for cost-effective test. So, more pattern volume will require more storage capacity. Larger pattern volume need more time for scan operation in DUT also. DFT Compiler from Synopsys is used to generate the verified scan design. ATPG tool generate vectors that can detect volume needed more memory to store, that will result in more cost. The ATPG tool generates a statistics report later that tells us fault category information that we have to interpret to debug coverage problems. Test-time improvement by reordering the scan cells as is main focus.VDM Verlag, Dudweiler Landstraße 99, 66123 Saarbrücken 56 pp. Englisch.

N° de ref. del artículo 9786204731940

Título
Reduction of Test Time During Design for Testability
Autor
Yogeshkumar Parmar
Editorial
LAP LAMBERT Academic Publishing Dez 2021
Año de publicación
2021
Estado
Neu
Encuadernación
Taschenbuch
Idioma
inglés
ISBN 10
6204731947
ISBN 13
9786204731940
Peso del artículo
102 gramos
Dimensiones
220x150x4 mm

buchversandmimpf2000

Emtmannsberg, BAYE, Alemania

Vendedor de 5 estrellas

Vendedor de AbeBooks desde 23 de enero de 2017

Tarifas de envío de Alemania a Estados Unidos de America

ArtículoDe 60 a 60 días hábilesDe 60 a 60 días hábiles
Primer artículoEUR 60,00EUR 75,00
Los plazos de entrega los establecen los vendedores y varían según el transportista y la ubicación. Los pedidos que pasan por la aduana pueden sufrir retrasos y los compradores son responsables de los aranceles o tarifas asociadas. Los vendedores pueden ponerse en contacto con usted en relación con cargos adicionales para cubrir cualquier aumento en los costes de envío de los artículos.

Métodos de pago

  • Visa
  • Mastercard
  • American Express
  • Carte Bleue
  • Apple Pay
  • Google Pay
  • Cheque
  • PayPal

Descripción de la tienda

Impressum Thorsten Retsch Buchversand Mimpf2000 Oberölschnitz 16 95517 Emtmannsberg Deutschland Telefon: 09209-2023188 Email: mimpf2000@online.de USt-ID-Nr.: DE 235096871 Wir führen gebrauchte Bücher aus allen Sparten der Literatur

Especialidad

Modernes Antiquariat - Bücher von 1960 bis heute

Información empresarial del vendedor

buchversandmimpf2000

Alemania