Optimal VLSI Architectural Synthesis : Area, Performance and Testability

Idioma: inglés

Editorial: Springer Us Okt 1991, 1991

079239223X / 9780792392231

Librería: AHA-BUCH GmbH, Einbeck, AlemaniaAHA-BUCH GmbH

Vendedor de 5 estrellas

Vendedor de IberLibro desde 14 de agosto de 2006

Tapa dura

Condición: Nuevo

EUR 240,04

Envío por EUR 35,00 
Se envía de Alemania a Estados Unidos de America

Cantidad disponible: 2 disponibles

Añadir al carrito
Devoluciones gratuitas de 30 días

Descripción del artículo del vendedor

Neuware - Although research in architectural synthesis has been conducted for over ten years it has had very little impact on industry. This in our view is due to the inability of current architectural synthesizers to provide area-delay competitive (or 'optimal') architectures, that will support interfaces to analog, asynchronous, and other complex processes. They also fail to incorporate testability. The OASIC (optimal architectural synthesis with interface constraints) architectural synthesizer and the CATREE (computer aided trees) synthesizer demonstrate how these problems can be solved. Traditionally architectural synthesis is viewed as NP hard and there fore most research has involved heuristics. OASIC demonstrates by using an IP approach (using polyhedral analysis), that most input algo rithms can be synthesized very fast into globally optimal architectures. Since a mathematical model is used, complex interface constraints can easily be incorporated and solved. Research in test incorporation has in general been separate from syn thesis research. This is due to the fact that traditional test research has been at the gate or lower level of design representation. Nevertheless as technologies scale down, and complexity of design scales up, the push for reducing testing times is increased. On way to deal with this is to incorporate test strategies early in the design process. The second half of this text examines an approach for integrating architectural synthesis with test incorporation. Research showed that test must be considered during synthesis to provide good architectural solutions which minimize Xlll area delay cost functions.…

N° de ref. del artículo 9780792392231

Título
Optimal VLSI Architectural Synthesis : Area, Performance and Testability
Autor
Mohamed I Elmasry
Editorial
Springer Us Okt 1991
Año de publicación
1991
Estado
Neu
Encuadernación
Buch
Idioma
inglés
ISBN 10
079239223X
ISBN 13
9780792392231
Peso del artículo
627 gramos
Dimensiones
241x160x23 mm

AHA-BUCH GmbH

Einbeck, Alemania

Vendedor de 5 estrellas

Vendedor de IberLibro desde 14 de agosto de 2006

Tarifas de envío de Alemania a Estados Unidos de America

ArtículoDe 7 a 10 días hábilesDe 5 a 7 días hábiles
Primer artículoEUR 35,00EUR 45,00
Los plazos de entrega los establecen los vendedores y varían según el transportista y la ubicación. Los pedidos que pasan por la aduana pueden sufrir retrasos y los compradores son responsables de los aranceles o tarifas asociadas. Los vendedores pueden ponerse en contacto con usted en relación con cargos adicionales para cubrir cualquier aumento en los costes de envío de los artículos.

Métodos de pago

  • Visa
  • Mastercard
  • American Express
  • Carte Bleue
  • Apple Pay
  • Google Pay
  • Cheque
  • Giro bancario
  • PayPal

Descripción de la tienda

Das Unternehmen AHA-BUCH GmbH: Seit der Gründung von AHA-BUCH im Juli 2005 ist unser Hauptziel, zufriedenen Kunden so schnell und so preisgünstig wie möglich ihren Bücherwunsch zu erfüllen. Unsere Firma beschäftigt 16 Mitarbeiter, die nur ein Ziel kennen: den Kunden und seine Wünsche! Auf über 3700 m2 Fläche haben wir über 100.000 Bücher, Modernes Antiquariat und Spiele auf Lager.

Especialidad

Kinderbücher & Kinderhör Casetten, German Books, Software, Natur & Tiere, Ratgeber, Sachbücher, Englische Bücher, Medizin & Gesundheit, Universität & Studium

Información empresarial del vendedor

AHA-BUCH GmbH

Garlebsen 48
Einbeck, Alemania 37574