Modeling of Electrical Overstress in Integrated Circuits

Idioma: inglés

Editorial: Springer US Sep 2012, 2012

1461362059 / 9781461362050

  • Tapa blanda
  • Nuevo
Ver todos los detalles

Librería: BuchWeltWeit Ludwig Meier e.K., Bergisch Gladbach, AlemaniaBuchWeltWeit Ludwig Meier e.K.

Vendedor de 5 estrellas

Vendedor de AbeBooks desde 11 de enero de 2012

Ver los artículos de este vendedor
Tapa blanda

Condición: Nuevo

EUR 203,25

Envío por EUR 23,00 
Se envía de Alemania a Estados Unidos de America

Cantidad disponible: 2 disponibles

Añadir al carrito
Devoluciones gratuitas de 30 días

Descripción del artículo del vendedor

This item is printed on demand - it takes 3-4 days longer - Neuware -Electrical overstress (EOS) and Electrostatic discharge (ESD) pose one of the most dominant threats to integrated circuits (ICs). These reliability concerns are becoming more serious with the downward scaling of device feature sizes. Modeling of Electrical Overstress in Integrated Circuits presents a comprehensive analysis of EOS/ESD-related failures in I/O protection devices in integrated circuits. The design of I/O protection circuits has been done in a hit-or-miss way due to the lack of systematic analysis tools and concrete design guidelines. In general, the development of on-chip protection structures is a lengthy expensive iterative process that involves tester design, fabrication, testing and redesign. When the technology is changed, the same process has to be repeated almost entirely. This can be attributed to the lack of efficient CAD tools capable of simulating the device behavior up to the onset of failure which is a 3-D electrothermal problem. For these reasons, it is important to develop and use an adequate measure of the EOS robustness of integrated circuits in order to address the on-chip EOS protection issue. Fundamental understanding of the physical phenomena leading to device failures under ESD/EOS events is needed for the development of device models and CAD tools that can efficiently describe the device behavior up to the onset of thermal failure. Modeling of Electrical Overstress in Integrated Circuits is for VLSI designers and reliability engineers, particularly those who are working on the development of EOS/ESD analysis tools. CAD engineers working on development of circuit level and device level electrothermal simulators will also benefit from the material covered. This book will also be of interest to researchers and first and second year graduate students working in semiconductor devices and IC reliability fields. 180 pp. Englisch.…

N° de ref. del artículo 9781461362050

Título
Modeling of Electrical Overstress in Integrated Circuits
Autor
Carlos H. Diaz
Editorial
Springer US Sep 2012
Año de publicación
2012
Estado
Neu
Encuadernación
Taschenbuch
Idioma
inglés
ISBN 10
1461362059
ISBN 13
9781461362050
Peso del artículo
283 gramos
Dimensiones
235x155x11 mm

BuchWeltWeit Ludwig Meier e.K.

Bergisch Gladbach, Alemania

Vendedor de 5 estrellas

Vendedor de AbeBooks desde 11 de enero de 2012

Tarifas de envío de Alemania a Estados Unidos de America

ArtículoDe 5 a 15 días hábilesDe 5 a 15 días hábiles
Primer artículoEUR 23,00EUR 23,00
Los plazos de entrega los establecen los vendedores y varían según el transportista y la ubicación. Los pedidos que pasan por la aduana pueden sufrir retrasos y los compradores son responsables de los aranceles o tarifas asociadas. Los vendedores pueden ponerse en contacto con usted en relación con cargos adicionales para cubrir cualquier aumento en los costes de envío de los artículos.

Métodos de pago

  • Visa
  • Mastercard
  • American Express
  • Carte Bleue
  • Apple Pay
  • Google Pay
  • Cheque
  • Giro bancario
  • PayPal

Información empresarial del vendedor

BuchWeltWeit Ludwig Meier e.K.

Alemania