Layout Optimization in VLSI Design

Idioma: inglés

Editorial: Springer, 2010

1441952063 / 9781441952066

  • Tapa blanda
  • Nuevo
Ver todos los detalles

Librería: AHA-BUCH GmbH, Einbeck, AlemaniaAHA-BUCH GmbH

Vendedor de 5 estrellas

Vendedor de AbeBooks desde el 14 de agosto de 2006

Tapa blanda

Condición: Nuevo

EUR 174,36

Envío por EUR 35,00 
Se envía de Alemania a Estados Unidos de America

Cantidad disponible: 1 disponibles

Añadir al carrito
Devoluciones gratuitas de 30 días

Descripción del artículo del vendedor

Druck auf Anfrage Neuware - Printed after ordering - Introduction The exponential scaling of feature sizes in semiconductor technologies has side-effects on layout optimization, related to effects such as inter connect delay, noise and crosstalk, signal integrity, parasitics effects, and power dissipation, that invalidate the assumptions that form the basis of previous design methodologies and tools. This book is intended to sample the most important, contemporary, and advanced layout opti mization problems emerging with the advent of very deep submicron technologies in semiconductor processing. We hope that it will stimulate more people to perform research that leads to advances in the design and development of more efficient, effective, and elegant algorithms and design tools. Organization of the Book The book is organized as follows. A multi-stage simulated annealing algorithm that integrates floorplanning and interconnect planning is pre sented in Chapter 1. To reduce the run time, different interconnect plan ning approaches are applied in different ranges of temperatures. Chapter 2 introduces a new design methodology - the interconnect-centric design methodology and its centerpiece, interconnect planning, which consists of physical hierarchy generation, floorplanning with interconnect planning, and interconnect architecture planning. Chapter 3 investigates a net-cut minimization based placement tool, Dragon, which integrates the state of the art partitioning and placement techniques. …

N° de ref. del artículo 9781441952066

Título
Layout Optimization in VLSI Design
Autor
S. Sapatnekar
Editorial
Springer
Año de publicación
2010
Estado
Neu
Encuadernación
Taschenbuch
Idioma
inglés
ISBN 10
1441952063
ISBN 13
9781441952066
Peso del artículo
458 gramos
Dimensiones
235x155x17 mm

AHA-BUCH GmbH

Einbeck, Alemania

Vendedor de 5 estrellas

Vendedor de AbeBooks desde el 14 de agosto de 2006

Tarifas de envío de Alemania a Estados Unidos de America

ArtículoDe 7 a 10 días hábilesDe 5 a 7 días hábiles
Primer artículoEUR 35,00EUR 45,00
Los plazos de entrega los establecen los vendedores y varían según el transportista y la ubicación. Los pedidos que pasan por la aduana pueden sufrir retrasos y los compradores son responsables de los aranceles o tarifas asociadas. Los vendedores pueden ponerse en contacto con usted en relación con cargos adicionales para cubrir cualquier aumento en los costes de envío de los artículos.

Métodos de pago

  • Visa
  • Mastercard
  • American Express
  • Carte Bleue
  • Apple Pay
  • Google Pay
  • Cheque
  • Giro bancario
  • PayPal

Descripción de la tienda

Das Unternehmen AHA-BUCH GmbH: Seit der Gründung von AHA-BUCH im Juli 2005 ist unser Hauptziel, zufriedenen Kunden so schnell und so preisgünstig wie möglich ihren Bücherwunsch zu erfüllen. Unsere Firma beschäftigt 16 Mitarbeiter, die nur ein Ziel kennen: den Kunden und seine Wünsche! Auf über 3700 m2 Fläche haben wir über 100.000 Bücher, Modernes Antiquariat und Spiele auf Lager.

Especialidad

Kinderbücher & Kinderhör Casetten, German Books, Software, Natur & Tiere, Ratgeber, Sachbücher, Englische Bücher, Medizin & Gesundheit, Universität & Studium

Información empresarial del vendedor

AHA-BUCH GmbH

Garlebsen 48
Einbeck, Alemania 37574