Hierarchical Modeling for VLSI Circuit Testing

Idioma: inglés

Editorial: Springer, 2011

1461288193 / 9781461288190

  • Tapa blanda
  • Nuevo
Ver todos los detalles

Librería: AHA-BUCH GmbH, Einbeck, AlemaniaAHA-BUCH GmbH

Vendedor de 5 estrellas

Vendedor de IberLibro desde 14 de agosto de 2006

Tapa blanda

Condición: Nuevo

EUR 124,85

Envío por EUR 35,00 
Se envía de Alemania a Estados Unidos de America

Cantidad disponible: 1 disponible

Añadir al carrito
Devoluciones gratuitas de 30 días

Descripción del artículo del vendedor

Druck auf Anfrage Neuware - Printed after ordering - Test generation is one of the most difficult tasks facing the designer of complex VLSI-based digital systems. Much of this difficulty is attributable to the almost universal use in testing of low, gate-level circuit and fault models that predate integrated circuit technology. It is long been recognized that the testing prob lem can be alleviated by the use of higher-level methods in which multigate modules or cells are the primitive components in test generation; however, the development of such methods has proceeded very slowly. To be acceptable, high-level approaches should be applicable to most types of digital circuits, and should provide fault coverage comparable to that of traditional, low-level methods. The fault coverage problem has, perhaps, been the most intractable, due to continued reliance in the testing industry on the single stuck-line (SSL) fault model, which is tightly bound to the gate level of abstraction. This monograph presents a novel approach to solving the foregoing problem. It is based on the systematic use of multibit vectors rather than single bits to represent logic signals, including fault signals. A circuit is viewed as a collection of high-level components such as adders, multiplexers, and registers, interconnected by n-bit buses. To match this high-level circuit model, we introduce a high-level bus fault that, in effect, replaces a large number of SSL faults and allows them to be tested in parallel. However, by reducing the bus size from n to one, we can obtain the traditional gate-level circuit and models.…

N° de ref. del artículo 9781461288190

Título
Hierarchical Modeling for VLSI Circuit Testing
Autor
Debashis Bhattacharya
Editorial
Springer
Año de publicación
2011
Estado
Neu
Encuadernación
Taschenbuch
Idioma
inglés
ISBN 10
1461288193
ISBN 13
9781461288190
Peso del artículo
277 gramos
Dimensiones
235x155x10 mm

AHA-BUCH GmbH

Einbeck, Alemania

Vendedor de 5 estrellas

Vendedor de IberLibro desde 14 de agosto de 2006

Tarifas de envío de Alemania a Estados Unidos de America

ArtículoDe 7 a 10 días hábilesDe 5 a 7 días hábiles
Primer artículoEUR 35,00EUR 45,00
Los plazos de entrega los establecen los vendedores y varían según el transportista y la ubicación. Los pedidos que pasan por la aduana pueden sufrir retrasos y los compradores son responsables de los aranceles o tarifas asociadas. Los vendedores pueden ponerse en contacto con usted en relación con cargos adicionales para cubrir cualquier aumento en los costes de envío de los artículos.

Métodos de pago

  • Visa
  • Mastercard
  • American Express
  • Carte Bleue
  • Apple Pay
  • Google Pay
  • Cheque
  • Giro bancario
  • PayPal

Descripción de la tienda

Das Unternehmen AHA-BUCH GmbH: Seit der Gründung von AHA-BUCH im Juli 2005 ist unser Hauptziel, zufriedenen Kunden so schnell und so preisgünstig wie möglich ihren Bücherwunsch zu erfüllen. Unsere Firma beschäftigt 16 Mitarbeiter, die nur ein Ziel kennen: den Kunden und seine Wünsche! Auf über 3700 m2 Fläche haben wir über 100.000 Bücher, Modernes Antiquariat und Spiele auf Lager.

Especialidad

Kinderbücher & Kinderhör Casetten, German Books, Software, Natur & Tiere, Ratgeber, Sachbücher, Englische Bücher, Medizin & Gesundheit, Universität & Studium

Información empresarial del vendedor

AHA-BUCH GmbH

Garlebsen 48
Einbeck, Alemania 37574