A HDL & Verilog Code: Simulated Output

Sudhan, Manu, S., Manjunatha

ISBN 10: 3848423243 ISBN 13: 9783848423248
Editorial: LAP LAMBERT Academic Publishing, 2012
Idioma: Inglés
Condición: Usado - Como Nuevo Encuadernación de tapa blanda

Vendido por Mispah books, Redhill, SURRE, Reino Unido

Vendedor de AbeBooks desde 15 de abril de 2021

Calificación del vendedor: 4 de 5 estrellas Valoración 4 estrellas, Más información sobre las valoraciones de los vendedores

Ver los artículos de este vendedor


Usado - Encuadernación de tapa blanda

Condición: Usado - Como Nuevo

Precio: EUR 120,16 Convertir moneda
EUR 28,88 gastos de envío desde Reino Unido a España Destinos, gastos y plazos de envío

Cantidad disponible: 1 disponibles

Añadir al carrito