Dieser Artikel ist ein Print on Demand Artikel und wird nach Ihrer Bestellung fuer Sie gedruckt. Provides novel gain-cell embedded DRAM (GC-eDRAM) designs for various low-power VLSI SoC applicationsModels the statistical retention time distribution of GC-eDRAM and validates the model by silicon measurementsDescribes various memory op.

N� de ref. del art�culo 448760229

Contactar al vendedor

Denunciar este art�culo

Detalles bibliogr�ficos

T�tulo

Gain-Cell Embedded DRAMs for Low-Power VLSI Systems-on-Chip

Editor

Springer International Publishing

Fecha de publicaci�n

2018

Idioma

Ingl�s

ISBN 10

3319868551

ISBN 13

9783319868554

Encuadernaci�n

Encuadernaci�n de tapa blanda

Estado

New

Cat�logos de vendedores

Mathematik/Naturwissenschaften/Technik/Medizin

Acerca de

Sinopsis

This book pioneers the field of gain-cell embedded DRAM (GC-eDRAM) design for low-power VLSI systems-on-chip (SoCs). Novel GC-eDRAMs are specifically designed and optimized for a range of low-power VLSI SoCs, ranging from ultra-low power to power-aware high-performance applications. After a detailed review of prior-art GC-eDRAMs, an analytical retention time distribution model is introduced and validated by silicon measurements, which is key for low-power GC-eDRAM design. The book then investigates supply voltage scaling and near-threshold voltage (NTV) operation of a conventional gain cell (GC), before presenting novel GC circuit and assist techniques for NTV operation, including a 3-transistor full transmission-gate write port, reverse body biasing (RBB), and a replica technique for optimum refresh timing. Next, conventional GC bitcells are evaluated under aggressive technology and voltage scaling (down to the subthreshold domain), before novel bitcells for aggressively scaled CMOS nodes and soft-error tolerance as presented, including a 4-transistor GC with partial internal feedback and a 4-transistor GC with built-in redundancy.

Acerca del autor

Dr. Pascal Meinerzhagen is a Senior Research Scientist at Intel Labs, Intel Corporation, performing research into energy-efficient, error-resilient circuits and systems in high-performance FinFET CMOS technology.

Dr. Adam Teman is a tenure track Senior Lecturer and co-director of the Emerging NanoScaled Integrated Circuits and Systems (EnICS) Labs in the Faculty of Engineering at Bar-Ilan Univeristy. His research interests include energy-efficient digital circuit design with an emphasis on embedded memories and efficient physical implementation of VLSI systems.

Robert Giterman is a researcher Ph.D. student at the Emerging Nanoscaled Intergrated Circuits and Systems (EnICS) Labs in Bar Ilan University, guided by Prof. Alexander Fish and Dr. Adam Teman. He received the B.Sc. degree in electrical engineering from Ben-Gurion University, Be’er Sheva, Israel, in 2013. He completed the M.Sc. degree at Ben-Gurion University in 2014 as part of a fast track program for outstanding students. Mr. Giterman’s research interests include embedded DRAM design and optimization for low power and high performance operation, SRAM design with an emphasis on improved stability, error-correction and fault-tolerant circuits and development of hardware-security oriented embedded memories for use in low-power applications and high-end processors. As part of his research, he led several full test chip integrations and tape out. He has authored/co-authored 15 journal articles and international conference papers and 3 patent applications, and has presented his research at a number of international conferences. In 2014, he was awarded the presidential scholarship for outstanding Doctorate students.

Noa Edri is a design and verification SoC engineer at Nanoscaled Intergrated Circuits and Systems (EnICS) Labs in Bar Ilan University. She received her B.Sc. in Electrical and Computer Engineering from Ben Gurion University, Israel, in 2012. She completed her M.Sc. at Bar-Ilan University in 2015 under the guidance of Prof. Alex Fish. Her M.Sc. thesis focused on embedded DRAM optimization for low power and developing system methodology for low data retention voltage in SRAM.

Prof. Andreas Burg is Professor and Director of the Telecommunications Circuits Laboratory at EPFL. His research interests range from transistor-level CMOS design (mostly for embedded memories) to energy-efficient embedded systems to the design of algorithms and architectures for VLSI Signal Processing and circuits and systems for wireless communications.

Prof. Alexander Fish is a Professor, head of the NanoElectronics Track and founder of the Emerging NanoScaled Integrated Circuits and Systems (EnICS) Labs in the Faculty of Engineering at Bar-Ilan Univeristy. His research interests include development of energy efficient “smart” CMOS image sensors, ultra low power SRAM, DRAM and Flash memory arrays and energy efficient design techniques for low voltage digital and analog VLSI chips.

"Sobre este t�tulo" puede pertenecer a otra edici�n de este libro.

Descripci�n de la librer�a

Online Handel nur mit Neub�chern

Ver la p�gina web de la librer�a

Informaci�n empresarial del vendedor

Moluna GmbH
Engberdingdamm 27, Greven, 48268, Germany

Condiciones de venta y env�o

Condiciones de venta

Informe de revocaci�n/ Modelo de formulario de revocaci�n/
Condiciones Generales de Contrataci�n e informaciones del cliente / Protecci�n de los datos personales

Derecho de revocaci�n para el consumidor
(Se entiende por "consumidor" cualquier persona natural que celebre un negocio jur�dico con fines que no puedan atribuirse ni a su actividad comercial ni a su actividad profesional particular.)

Informaci�n sobre el derecho de revocaci�n

Derecho de revocaci�n
Tiene derecho a revocar el presente co...

M�s informaci�n

Derecho a cancelaci�n

Condiciones de env�o

II. Kundeninformationen

Identit�t des Verk�ufers

Moluna GmbH
Engberdingdamm 27
48268 Greven
Deutschland
Telefon: 02571/5698933
E-Mail: abe@moluna.de

Wir sind nicht bereit und nicht verpflichtet, an Streitbeilegungsverfahren vor Verbraucherschlichtungsstellen teilzunehmen.

Informationen zum Zustandekommen des Vertrages

Die technischen Schritte zum Vertragsschluss, der Vertragsschluss selbst und die Korrekturm�glichkeiten erfolgen nach Ma�gabe der Regelungen "Zustandekommen des Vertrages" unserer Allgemeinen Gesch�ftsbedingungen (Teil I.).

Vertragssprache, Vertragstextspeicherung

3.1. Vertragssprache ist deutsch .

3.2. Der vollst�ndige Vertragstext wird von uns nicht gespeichert. Vor Absenden der Bestellung k�nnen die Vertragsdaten �ber die Druckfunktion des Browsers ausgedruckt oder elektronisch gesichert werden. Nach Zugang der Bestellung bei uns werden die Bestelldaten, die gesetzlich vorgeschriebenen Informationen bei Fernabsatzvertr�gen und die Allgemeinen Gesch�ftsbedingungen nochmals per E-Mail an Sie �bersandt.

Wesentliche Merkmale der Ware oder Dienstleistung

Die wesentlichen Merkmale der Ware und/oder Dienstleistung finden sich im jeweiligen Angebot.

Preise und Zahlungsmodalit�ten

5.1. Die in den jeweiligen Angeboten angef�hrten Preise sowie die Versandkosten stellen Gesamtpreise dar. Sie beinhalten alle Preisbestandteile einschlie�lich aller anfallenden Steuern.

5.2. Die anfallenden Versandkosten sind nicht im Kaufpreis enthalten. Sie sind �ber eine entsprechend bezeichnete Schaltfl�che auf unserer Internetpr�senz oder im jeweiligen Angebot aufrufbar, werden im Laufe des Bestellvorganges gesondert ausgewiesen und sind von Ihnen zus�tzlich zu tragen, soweit nicht die versandkostenfreie Lieferung zugesagt ist.

5.3. Die Ihnen zur Verf�gung stehenden Zahlungsarten sind unter einer entsprechend bezeichneten Schaltfl�che auf unserer Internetpr�senz oder im jeweiligen Angebot ausgewiesen.

5.4. Soweit bei den einzelnen Zahlungsarten nicht anders angegeben, sind die Zahlungsanspr�che aus dem geschlossenen Vertrag sofort zur Zahlung f�llig.

Lieferbedingungen

6.1. Die Lieferbedingungen, der Liefertermin sowie gegebenenfalls bestehende Lieferbeschr�nkungen finden sich unter einer entsprechend bezeichneten Schaltfl�che auf unserer Internetpr�senz oder im jeweiligen Angebot.

Soweit im jeweiligen Angebot oder unter der entsprechend bezeichneten Schaltfl�che keine andere Frist angegeben ist, erfolgt die Lieferung der Ware innerhalb von 3-5 Tagen nach Vertragsschluss (bei vereinbarter Vorauszahlung jedoch erst nach dem Zeitpunkt Ihrer Zahlungsanweisung).

6.2. Soweit Sie Verbraucher sind ist gesetzlich geregelt, dass die Gefahr des zuf�lligen Untergangs und der zuf�lligen Verschlechterung der verkauften Sache w�hrend der Versendung erst mit der �bergabe der Ware an Sie �bergeht, unabh�ngig davon, ob die Versendung versichert oder unversichert erfolgt. Dies gilt nicht, wenn Sie eigenst�ndig ein nicht vom Unternehmer benanntes Transportunternehmen oder eine sonst zur Ausf�hrung der Versendung bestimmte Person beauftragt haben.

Sind Sie Unternehmer, erfolgt die Lieferung und Versendung auf Ihre Gefahr.

Gesetzliches M�ngelhaftungsrecht

Die M�ngelhaftung richtet sich nach der Regelung "Gew�hrleistung" in unseren Allgemeinen Gesch�ftsbedingungen (Teil I).

letzte Aktualisierung: 23.10.2019

Tarifas de env�o de Alemania a Estados Unidos de America

Tarifas de env�o de Alemania a Estados Unidos de America
Cantidad del pedido	De 26 a 60 d�as h�biles	De 26 a 60 d�as h�biles
Primer art�culo	EUR 48.99	EUR 48.99

Los plazos de entrega los establecen los vendedores y var�an seg�n el transportista y la ubicaci�n. Los pedidos que pasan por la aduana pueden sufrir retrasos y los compradores son responsables de los aranceles o tarifas asociadas. Los vendedores pueden ponerse en contacto con usted en relaci�n con cargos adicionales para cubrir cualquier aumento en los costes de env�o de los art�culos.

Informaci�n detallada sobre el vendedor