Digitaler Entwurf von SDRAM auf Verilog - Tapa blanda

Sinopsis

Entwurf eines synchronen dynamischen Direktzugriffsspeichers (SDRAM) mit 8 MB x 16 x 4-BAnk (512 MB) unter Verwendung der Hardware-Beschreibungssprache Verilog, der in jeder speicherbasierten Anwendung eingesetzt werden kann. Heutzutage verwenden Computer und andere elektronische Systeme, die große Mengen an Speicher benötigen, DRAMs als Kernspeicher. Aufgrund der einzigartigen Transistorzellenstruktur des DRAM können extrem dichte Speichernetzwerke in einem einzigen Baustein mit relativ geringem Platzbedarf aufgebaut werden. Der herkömmliche DRAM wird asynchron gesteuert, so dass der Systementwickler die Standby-Zustände manuell einfügen muss, um die Spezifikationen des Bausteins zu erfüllen. Das Synchronisierungstiming hängt von der DRAM-Geschwindigkeit ab und ist unabhängig von der Systembusgeschwindigkeit. Diese Beschränkungen der Synchronisation haben zur Entwicklung des SDRAM geführt, das im Wesentlichen ein schneller DRAM mit einer synchronen Hochgeschwindigkeitsschnittstelle ist. Eingangs-/Ausgangs- und Controllersignale werden mit einem externen Taktgeber synchronisiert, was dem Entwickler neue Möglichkeiten eröffnet. Vereinfachte Schnittstellenschaltungen und ein hoher Bandbreitendurchsatz können mit SDRAM im Vergleich zu herkömmlichem DRAM erzielt werden.

"Sinopsis" puede pertenecer a otra edición de este libro.