9786209230691 - Processeur RISC double coeur avec matériel configurable à l'aide de VERILOG de Kumar, Nishant; Aggrawal, Ekta (9 resultados)

Condición: New.

PAP. Condición: New. New Book. Shipped from UK. Established seller since 2000.

PAP. Condición: New. New Book. Shipped from UK. Established seller since 2000.

Taschenbuch. Condición: Neu. Processeur RISC double c¿ur avec matériel configurable à l'aide de VERILOG | Nishant Kumar (u. a.) | Taschenbuch | Französisch | 2025 | Editions Notre Savoir | EAN 9786209230691 | Verantwortliche Person für die EU: SIA OmniScriptum Publishing, Brivibas Gatve 197, 1039 RIGA, LETTLAND, customerservice[at]vdm-vsg[dot]de | Anbieter: preigu.

Paperback. Condición: new. Paperback. Cet ouvrage propose la conception et l'architecture d'un processeur double coeur en pipeline a evolutivite dynamique. La methodologie de conception repose sur la fusion des coeurs de deux processeurs, ou deux coeurs independants peuvent se transformer dynamiquement en une unite de traitement plus grande, ou etre utilises comme elements de traitement distincts pour atteindre des performances sequentielles et paralleles elevees. Le processeur offre deux modes d'execution. Le mode 1 est un mode multiprogrammation pour l'execution de flux d'instructions de faible largeur de donnees, c'est-a-dire que chaque coeur peut effectuer des operations 16 bits individuellement. Les performances sont ameliorees dans ce mode grace a l'execution parallele des instructions dans les deux coeurs, au detriment de l'espace. Dans le mode 2, les deux coeurs de traitement sont couples et se comportent comme une seule unite de traitement a largeur de donnees elevee, c'est-a-dire qu'ils peuvent effectuer des operations 32 bits. Une communication supplementaire entre les coeurs est necessaire pour mettre en oeuvre ce mode. Le mode peut changer de maniere dynamique; ce processeur peut donc offrir plusieurs fonctions avec une conception unique. La conception et la verification du processeur ont ete realisees avec succes a l'aide de Verilog sur la plateforme Xilinx 14.1. Le processeur a ete verifie a la fois en simulation et en synthese a l'aide de programmes de test. This item is printed on demand. Shipping may be from multiple locations in the US or from the UK, depending on stock availability.

Taschenbuch. Condición: Neu. This item is printed on demand - it takes 3-4 days longer - Neuware 68 pp. Französisch.

Paperback. Condición: new. Paperback. Cet ouvrage propose la conception et l'architecture d'un processeur double coeur en pipeline a evolutivite dynamique. La methodologie de conception repose sur la fusion des coeurs de deux processeurs, ou deux coeurs independants peuvent se transformer dynamiquement en une unite de traitement plus grande, ou etre utilises comme elements de traitement distincts pour atteindre des performances sequentielles et paralleles elevees. Le processeur offre deux modes d'execution. Le mode 1 est un mode multiprogrammation pour l'execution de flux d'instructions de faible largeur de donnees, c'est-a-dire que chaque coeur peut effectuer des operations 16 bits individuellement. Les performances sont ameliorees dans ce mode grace a l'execution parallele des instructions dans les deux coeurs, au detriment de l'espace. Dans le mode 2, les deux coeurs de traitement sont couples et se comportent comme une seule unite de traitement a largeur de donnees elevee, c'est-a-dire qu'ils peuvent effectuer des operations 32 bits. Une communication supplementaire entre les coeurs est necessaire pour mettre en oeuvre ce mode. Le mode peut changer de maniere dynamique; ce processeur peut donc offrir plusieurs fonctions avec une conception unique. La conception et la verification du processeur ont ete realisees avec succes a l'aide de Verilog sur la plateforme Xilinx 14.1. Le processeur a ete verifie a la fois en simulation et en synthese a l'aide de programmes de test. This item is printed on demand. Shipping may be from our UK warehouse or from our Australian or US warehouses, depending on stock availability.

Taschenbuch. Condición: Neu. This item is printed on demand - Print on Demand Titel. Neuware VDM Verlag, Dudweiler Landstraße 99, 66123 Saarbrücken 68 pp. Französisch.

Taschenbuch. Condición: Neu. nach der Bestellung gedruckt Neuware - Printed after ordering - Cet ouvrage propose la conception et l'architecture d'un processeur double coeur en pipeline à évolutivité dynamique. La méthodologie de conception repose sur la fusion des coeurs de deux processeurs, où deux coeurs indépendants peuvent se transformer dynamiquement en une unité de traitement plus grande, ou être utilisés comme éléments de traitement distincts pour atteindre des performances séquentielles et parallèles élevées. Le processeur offre deux modes d'exécution. Le mode 1 est un mode multiprogrammation pour l'exécution de flux d'instructions de faible largeur de données, c'est-à-dire que chaque coeur peut effectuer des opérations 16 bits individuellement. Les performances sont améliorées dans ce mode grâce à l'exécution parallèle des instructions dans les deux coeurs, au détriment de l'espace. Dans le mode 2, les deux coeurs de traitement sont couplés et se comportent comme une seule unité de traitement à largeur de données élevée, c'est-à-dire qu'ils peuvent effectuer des opérations 32 bits. Une communication supplémentaire entre les coeurs est nécessaire pour mettre en oeuvre ce mode. Le mode peut changer de manière dynamique ; ce processeur peut donc offrir plusieurs fonctions avec une conception unique. La conception et la vérification du processeur ont été réalisées avec succès à l'aide de Verilog sur la plateforme Xilinx 14.1. Le processeur a été vérifié à la fois en simulation et en synthèse à l'aide de programmes de test.